بسم الله الرحمن الرحیم

الکترونیک – ۲

مباحث درس :

۱- مروری بر الکترونیک
۲- تقویت کننده‌های چند طبقه
۳- MOSFET
۴- تقویت کننده‌های عملیاتی
۵- تقویت کننده‌های تفاضلی
۶- تقویت کننده‌های بیدبک
۷- تقویت کننده‌های قدرت
۸- رگولاتورهای ولتاژ

منابع درس :

۱- مدارهای میکروالکترونیک نویسنده : Sedra
ترجمه : دیانی

۲- مدارهای میکروالکترونیک نویسنده : Nashelsky

۳- کتاب‌های Millman

iran-ieee.com

مروری بر الکترونیک ۱ :



برای اینکه بهره را زیاد کنیم باید Z_i را دانست و با امپدانس منبع آن را تطبیق دهیم
به طور مشابه Z_o باید با امپدانس دستگاه طرف خروجی مطابق باشد.
← یعنی این امپدانس ها باید مزدوج هم باشند تا حداکثر توان انتقال یابد.

پارامترهای مهم یک تقویت‌کننده
۱) بهره (ولتاژ، جریان، توان)
۲) امپدانس ورودی
۳) امپدانس خروجی

ساختار امیتر مشترک :



امپدانس ورودی ← مقادیر حتماً در حالت سیگنال کوچک در نظر گرفته می‌شوند. $\frac{v_{be}}{i_b}$ =



$$\frac{v_{be}}{i_b} = r_\pi$$

بنابراین امپدانس ورودی در حالت امیترمشترک برابر با $r_\pi = \frac{25^{mv} = V_T}{I_B}$ است. $\left(r_\pi = \beta \frac{V_T}{I_c}\right)$

امپدانس ورودی به طور کلی برابر با $Z_i = \frac{v_i}{r_i}$ در حالت سیگنال کوچک می‌باشد.



در ساختار مقابل با توجه به رابطه $Z_i = \frac{v_i}{r_i}$ داریم:

$$Z_i = \frac{v_i}{i_i} = \frac{v_{be} + v_{Re}}{i_b} = r_\pi + (\beta+1)R_e \simeq r_\pi + \beta R_e$$

R_e : پایداری ایجاد می‌کند در برابر مشخصه های ترانزیستور
اگر خازن را پای پس نبندیم در حالت ac، R_e دیگر نیست و تأثیری در پایداری دینامیکی ندارد
اما پایداری حرارتی را باز هم دارد.

چون خازن های بیس بسته، تأثیری در Z_{in} ندارد.

باخازن : $Z_i = r_\pi$



$$Z_i = R_i = \frac{v_i}{i_i} = \frac{v_{eb}}{i_e} \xrightarrow{\text{در سیگنال کوچک}} v_{eb} = v_{be} \qquad \frac{v_{be}}{(\beta+1)\, i_b}$$

$$\Rightarrow Z_i \cong \frac{r_\pi}{\beta}$$



ولتاژ ورودی تغییر نکرده اما جریان تقسیم بر $\beta+1$ شده پس طبیعی است که امپدانس ورودی تقسیم بر $(\beta+1)$ شود.

یکی از ویژگی های مهم مدار بیس مشترک، امپدانس ورودی کم است.
یکی از ویژگی های مهم ساختار امیتر مشترک، امپدانس ورودی متوسط است.

$$A_i \Big|_{CE} = \frac{\beta}{\beta+1} = \alpha \simeq 1$$

برای تعیین مقدار خازن مورد استفاده ابتدا مقاومت دیده شده از دو سر خازن مورد نظر را حساب می کنیم، سپس رابطه مقابل را برقرار می کنیم: $\frac{1}{C\omega} \ll Z_{ic}$

اگر در محیط چند فرکانس داشتیم آنگاه رابطه فوق را برای کمترین فرکانس در نظر می گیریم.

iran-ieee.com



$$Z_i = \frac{v_{be}}{i_b} = \frac{V_T}{I_B} = r_\pi$$

امپدانس ورودی در حد چند کیلو اهم داریم



$$Z_i = \frac{v_{be}}{i_e = (\beta+1)\, i_b} = \frac{V_T}{I_E}$$

امپدانس ورودی در چند ده اهم داریم

امپدانس های ورودی و خروجی را برای تطبیق با طبقه قبل یا بعد محاسبه می کنیم
به عنوان مثال اگر امپدانس منبع سیگنالمان در حد مگااهم بوده و امپدانس ورودی یک تقویت کننده در حد کیلواهم باشد، آنگاه به دلیل عدم تطابق سیگنالی به تقویت کننده نمی رسد که تقویت شود.

اگر در پایه امیتر یک مقاومت قرار دهیم، آنگاه امپدانس ورودی زیاد می شود.



$$A_v = \frac{R_L}{R_L + r_e = \frac{1}{g_m}}$$

$$A_{v_s} = \frac{v_o}{v_s} = \frac{R_L}{R_L + r_e} \times \frac{(R_L + r_e)(\beta+1)}{R_S + (R_L + r_e)(\beta+1)}$$

$$= \frac{R_L}{R_L + r_e} \; \frac{r_\pi + (\beta+1)R_L}{R_S + r_\pi + (\beta+1)R_L}$$

امپدانس خروجی:





امپدانس خروجی خیلی بالا ← بیس مشترک ~ چند مگااهم

امپدانس خروجی نسبتاً بالا ← امیتر مشترک ~ چند کیلواهم $r_o = \frac{V_A}{I_{C,Q}}$

امپدانس خروجی کم ← کلکتور مشترک ~ چند اهم





$$Z_i = r_\pi + (\beta+1)R_L = \frac{\beta V_T}{I_{CQ}} + \beta R_L$$

Z_i امپدانس ورودی در حد کسی است.

* نقطه کار را به گونه‌ای انتخاب می‌کنیم که $\frac{V_{CC}}{2}$ روی E و $\frac{V_{CC}}{2}$ روی C باشند.

$R_S = 2\,M\Omega$

$R_L = 1k\,\Omega$

$\beta = 200$

$I_{CQ} = 100\,mA$

$V_{CC} = 3\,V$

$$r_e = \frac{25\,mV}{100\,mA} = 1/4\,\Omega$$

$$\Rightarrow A_v = \frac{R_L}{R_L + r_e} \times \frac{(R_L + r_e)(\beta+1)}{(R_L + r_e)(\beta+1) + R_S} \simeq \frac{1}{200}$$

همانطور که مشاهده می‌کنیم بهره بسیار افت کرد پس برای رفع این مشکل یک طبقه دیگر به ساختار خود اضافه می‌کنیم.



$$Z_{i1} = r_{\pi 1} + (\beta_1 + 1) Z_{i2}$$

$$\Rightarrow Z_{i1} = r_{\pi 1} + (\beta_1 + 1)\left(r_{\pi 2} + (\beta_2 + 1) R_L\right)$$

$$\Rightarrow Z_{i1} \cong \beta_1 \beta_2 R_L$$

اگر باز هم به امپدانس بیشتری نیاز داشتیم، در این حالت از ترانزیستورهای FET استفاده می‌کنیم در این ترانزیستورها امپدانس ورودی بینهایت است.

$$Z_{is} = R_1 \| R_2 \| Z_{i1}$$

مطابقت باید بین Z_{is} و Z_S باشد.

حال باید R_1 و R_2 به گونه‌ای انتخاب شوند که $Z_{is} \cong Z_{i1}$ و این نیازمند اینست که $R_1, R_2 \gg Z_{i1}$ باشد و عملاً انجام امکان پذیر نیست.

برای اینکه مدار پایداری داشته باشیم، باید $I \gg I_B$ باشد.

اگر هر کدام از مقاومت‌های R_1 و R_2 را هم‌ردی با یک سلف خیلی بزرگ کنیم آنگاه می‌توانیم از خروج سیگنال از طریق R_1 و R_2 جلوگیری کنیم اما این کار از لحاظ هزینه مطلوب نیست.

PAPCO
iran-ieee.com



تصحیح میلر:

اگر مداری مشابه شکل مقابل داشته باشیم که n گره داشته باشد

$$R' = \frac{R}{1-K} = \frac{V_M}{V_N}$$

$$R'' = \frac{R}{1-\frac{1}{K}}$$



$$A_v = \frac{V_o}{V_i} = \frac{R_L}{R_L + r_{e2} + \frac{r_{e1}}{\beta_2+1}} \cong 0.99$$

یا $A_v = \frac{\beta_1 \beta_2 R_L}{\beta_1 \beta_2 R_L + \beta_1 r_{e2} + r_{e1}}$

اگر خازن نباشد آنگاه $Z_{is} = Z_i \,||\, (R_1 || R_2 + R_3)$ و باز هم باید مقاومت‌های R_1، R_2 و R_3 بزرگ انتخاب شوند ولی با وصل خازن جلوی عبور جریان AC از مقاومت R_3 را نمی‌دهیم.

$$\left.\begin{array}{l} Z_i = R_L \beta_1 \beta_2 \,||\, R' \\ R' = 1000 R_2 \end{array}\right\} \Rightarrow Z_i \cong \beta_1 \beta_2 R_L$$

$R_L = 100\,\Omega$

$\beta_1 = 500$

$\beta_2 = 200$

$Z_i = 10\,M\Omega$

مدل ترانزیستور به صورت مقابل است:



r_μ در حد مگا اهم است، هنگامی که مقاومت دیده شده از بیس کم است، این مقاومت قابل صرف نظر است. اما اگر مقاومت دیده شده از بیس خود در حد مگا اهم باشد دیگر نمی‌توان از r_μ صرف نظر کرد زیرا سیگنال در حد زیادی توسط r_μ به زمین منتقل می‌شود. پس این مقاومت را نیز بوت استرپ می‌کنیم مقاومت R_c را نیز به این منظور می‌گذاریم که هنگام بوت استرپ خروجی زمین نشود.





$Z_i = \beta_1 \beta_2 R_L$

$Z_{is} = \beta_1 \beta_2 R_L \,||\, (R_3 + R_1 || R_2)$

بدون حضور خازن C_3

همانطور که مشاهده می‌کنیم Z_{is} از ترکیب دو مقاومت موازی ایجاد شده و بازهم برای زیاد کردن امپدانس ورودی باید R_1 و R_2 و R_3 را زیاد انتخاب کنیم. اما با گذاشتن خازن C_3 داریم:



$Z_i = r_e = \frac{V_T}{I_{CQ}}$

در یک تقویت‌کننده ولتاژ باید $R_i \gg R_s$ تا بتواند سیگنال ورودی را بیشتر به خود اختصاص دهد.
در یک تقویت‌کننده ولتاژ باید $R_o \to 0$ زیرا از سیگنال خروجی مقدار زیادی روی آن نیفتد.
با یک ترانزیستور تنها نمی‌توان به امپدانس خروجی صفر دست یافت.

در JFET امپدانس ورودی در حدود $10^{7}\,\Omega$ است اما در MOSFET امپدانس ورودی $10^{12}\,\Omega - 10^{14}\,\Omega$ می‌باشد.

parameters \ type	BJT	JFET	MOSFET	MESFET	HEMT
P	↓	→	↑	⇑	⇑⇑
f_t (حداکثر فرکانسی که می‌تواند از ترانزیستور عبور کند)	↓	→	↑ 100 GHz	⇑ 40 GHz	⇑⇑ 100 GHz
Noise	⇑	↑	↑	↓	↓
IC	↓	↑	⇑	—	—
η	↓	→	→	→	→
Linear	↓	↑	↑	↑	↑
Z_i	↓	↑	⇑	↑	↑

در IC نمی‌توان استفاده کرد.

R_1 و R_2 مورد استفاده در MOSFET می‌تواند خیلی بزرگ باشد و باعث می‌شود تلفات روی R_1 و R_2 کاهش یابد.



در صورت غیرخطی بودن نمودار مقابل، ما در خروجی، سیگنال مطلوب نداریم.

www.iran-ieee.com

Subject:
Year. Month. Date. ( )

Linear : رابطه بین $I_c - V_{BE}$ یک رابطه نمایی است. اما در MOSFET رابطه مرتبه ۲ می باشد.

$I_c = I_0 e^{\frac{V_{BE}}{\beta V_T}}$ توان دوم ولتاژ $I_D \propto$

Z: FET ها برای تقویت ولتاژ بسیار مناسب هستند.

در بعضی موارد بهره مورد نیاز آنقدر بالا است که نیاز داریم چند طبقه از تقویت کننده ها را پشت سر هم ببندیم

طراحی و تحلیل یک تقویت کننده چند طبقه :



طبقه اول را به گونه ای انتخاب می کنیم که با طبقه اول قابل تطبیق باشد.

برای انتخاب نوع ترانزیستور طبقه اول چون نویز مهم است، پس از ترانزیستوری استفاده می کنیم که دارای نویز کم باشد (LNA)

فرکانس قطع ترانزیستور طبقه اول باید خیلی بیشتر از فرکانسی باشد که ما در آن فرکانس کار می کنیم.



همانطور که می بینیم β با فرکانس به صورت تقریباً خطی کم می شود.

طبقه آخر:

* این طبقه باید به گونه ای انتخاب شود که به راحتی قابل تطبیق با R_L باشد. یعنی اگر R_L خیلی کوچک باشد آنگاه طبقه آخر را باید کلکتور مشترک بگیریم.



$$A_v = -\beta \frac{R_L}{r_e} = -\frac{R_L}{r_e}$$

$$A_{v_n} = -\frac{\beta_n r_e}{r_e} = -\beta_n$$

PAPCO
iran-ieee.com

اگر تقویت‌کننده موجود در یکی از طبقه‌های وسط بین مشترک باشد. آنگاه داریم:

$$CB = Z_{i,n+1} = \frac{r_\pi}{\beta} \rightarrow A_{v_n} = -\beta \frac{\frac{r_\pi}{\beta}}{r_\pi} \simeq 1$$

پس تقویت نداریم.

برای بدست آوردن بهره یک تقویت‌کننده چند طبقه، از طبقه آخر شروع به تحلیل می‌کنیم.

برای بدست آوردن امپدانس خروجی باید از طبقه اول شروع کنیم. اگر ترانزیستور را یک طرفه فرض کنیم آنگاه می‌توان هم از ابتدا و هم از انتها شروع کنیم.



مثال: اولاً مقدار مقاومت‌های بایاس را مشخص کنید.
ثانیاً مدار را تحلیل کنید.

$\beta_1 = 200$

$\beta_2 = 100$

$Q_2 =$ AC وسط خط بار

$Q_1 = V_{CE} = \frac{2}{3} V_{CC}$



حل کوئیز:

در طبقات آخر چون می‌خواهیم خروجی حداکثر دامنه را داشته باشد باید وسط خط بار باشد اما این دامنه در ترانزیستور اول مهم نیست پس می‌توانیم با جریان بایاس کمتری کار کنیم تا توان مصرفی کمتر شود.

$$I_Q = \frac{V_{CC}}{R_{ac} + R_{dc}} = \frac{6}{0.5 + 0.5 + 1 + 0.5} = 3.9 \ mA$$

$$I_B = \frac{3.9}{100} = 39 \ \mu A \longrightarrow I_1 = 390 \ \mu A$$

$$V_{B2} = V_{E2} + V_{BE,2} = 0.2 + 0.7 = 0.9 \ V$$

$$I_1 = \frac{6 - 0.9}{R_1'} \Rightarrow R_1' = 12.5^k \ , \ R_2' = 2.25^k$$

$$2 = 5.22 \ I_C \Rightarrow I_C = 0.38 \ mA \cong 0.4 \ mA$$

$$I_B = 1.9 \ \mu A$$

$$V_E = 0.8 \ V \Rightarrow V_{B1} = 0.7 + 0.8 = 1.78 \ V \cong 0.8 \ V$$

$$R_1 = \frac{6 - 0.8}{20 \times 10^{-6}} = 250^{k\Omega} \ , \ R_2 = \frac{6 - 0.8}{18 \times 10^{-6}} = 45^{k\Omega}$$

$$R_o = 1^{k\Omega}$$

R_o مقاومتی است که بار می‌بیند پس خود بار در محاسبه آن تأثیری ندارد.

مقاومت روی کلکتور

$$A_{v2} = -\frac{R_C}{\frac{1}{g_m} + R_E} = -8.78$$

$$R_{i2} = (R_1' \,||\, R_2') \,||\, (r_{\pi 2} + (\beta_2 + 1) \cdot 0.5) = 1.5^k$$

$$\left.\begin{aligned} A_{v1} &= -\frac{5 \,||\, R_{i2}}{r_{e1}} \\ r_{e1} &= 50^{\Omega} \end{aligned}\right\} \Rightarrow A_{v1} = -14$$

$$R_i = (R_1 \,||\, R_2) \,||\, r_{\pi 1} \simeq 9^{k\Omega}$$

$$\frac{v_o}{v_i} = 140 \qquad \frac{v_o}{v_s} = \frac{v_o}{v_i} \times \frac{v_i}{v_s} = 140 \times \frac{R_i}{R_i + R_S}$$

www.iran-ieee.com



نقطه کار و بهره را بدست آورید؟

$$V_B = \frac{R_1}{R_1+R_2} V_{CC} = 2^V \Rightarrow I_C = 13\ mA$$

$$A_v = \frac{-4K}{100+r_e} = -40$$

$$\Rightarrow V_{CE} = V_{CC} - (R_C+R_E) I_C$$

$$\Rightarrow V_{CE} = 4 - 52\ \times$$

راه حل اشتباه !!!

$I_{C,max}$ حالتی که $V_{CE}=0$ $1,5\ mA$



در نقاط کار نشان داده شده. از ترانزیستور به عنوان کلید استفاده می شود.

یکی از کاربردهای مهم ترانزیستورها، استفاده از آنها به عنوان منبع جریان است.

$V_{CE} = 2^V \Rightarrow I_Q = 1\ mA$

$V_B = 0.7 + 0.1 = 0.8 \Rightarrow \frac{R_2}{R_1} = \frac{0.8}{0.2} \rightarrow R_1 = 4.4\ R_2$

$I_B = 0.01\ mA$

$R_1 + R_2 = \frac{4^V}{0.01\ mA} = 40\ K\Omega \Rightarrow \begin{cases} R_1 = 8\ K\Omega \\ R_2 = 2\ K\Omega \end{cases}$

طراحی منبع جریان:



اگر منبع جریان ایده آل باشد باید با تغییر R_L، جریان بار تغییر نکند.
برای اینکه شرط فوق برقرار باشد باید همواره $R_L << R_S$
در اینصورت می توانیم R_S را حذف کرده و تغییرات i_L را نیز کم کنیم.
اینکه مقاومت خروجی یک منبع جریان خوب یا بد است بستگی به بار دارد یعنی یک مقاومت خروجی می تواند برای یک بار خوب و برای باری دیگر بد باشد. تنها مقاومت خروجی مناسب برای هر باری، منبع جریان با مقاومت خروجی بینهایت است.

PAPCO
iran-ieee.com



درحالت ایده آل $V_A = \infty$ است.

اما در مدار فوق مقاومت خروجی مشابه مقابل است : $r_o = \frac{1}{\text{شیب نمودار}} = \frac{V_A}{I_{CQ}} \overset{\text{مثال}}{=} \frac{100\,V}{5\,mA} = 20\,K\Omega$

همانطورکه می‌بینیم با افزایش جریان نقطه کار امپدانس خروجی کم می‌شود و این باعث دور شدن از حالت ایده آل می‌شود. برای رفع این مشکل در امیتر مقاومت می‌گذاریم.



$$R_o = r_o + (\mu+1)\, r_e \,||\, r_\pi$$

بهره مدار باز ترانزیستور $= r_o g_m$

$$\xrightarrow{r_\pi \gg r_e \text{ در اکثر مدارها}} R_o = r_o + (\mu+1)\, r_e$$



V_P : ولتاژ Pintch off (= ولتاژ V_T در MOSFET)

حداکثر V_P می‌تواند بشود :



$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_P}\right)^2$$

I_{DSS} جزو مشخصات ترانزیستور است و هرچه ابعاد ترانزیستور باشد آنگاه I_{DSS} بزرگتر می‌شود.

$$\frac{\partial I_D}{\partial V_{GS}} = -\frac{2 I_{DSS}}{V_P}\left(1 - \frac{V_{GS}}{V_P}\right) = g_m$$

$$1 - \frac{V_{GS}}{V_P} = \sqrt{\frac{I_D}{I_{DSS}}}$$

$$\Rightarrow g_m = \frac{2 I_{DSS}}{V_P}\sqrt{\frac{I_D}{I_{DSS}}} = \frac{2}{V_P}\sqrt{I_D I_{DSS}}$$

بنابراین برای تغییر g_m باید I_D را تغییر داد.

g_m همواره مثبت است و منفی ظاهر شده روی V_P اثر می‌گذارد.

www.iran-ieee.com

ورودی JFET دیودی در جهت معکوس است پس دیود G-S بایاس معکوس است و گیت تقریباً از زمین جدا است.



PAPCO
www.iran-ieee.com

ساختار JFET :



در محل n^+ چون هادی خوبی داریم، افت ولتاژ نداریم.

میان G و S یک دیود معکوس داریم که ناحیه تهی را شکل می‌دهد این ناحیه تهی کنترل عرض ناحیه‌ای که جریان می‌تواند از آن عبور کند را بر عهده دارد.

ناحیه تهی نمی‌تواند کانال را ببندد زیرا در اینصورت جریان صفر شده و دیگر اختلاف پتانسیلی نداریم که دیود معکوس را شکل دهد.



بنابراین مشخصه مقابل را برای JFET داریم:

* نباید دیود G-S را بایاس مستقیم کنیم زیرا در اینصورت جریان از گیت عبور می‌کند (اگر کانال از نوع n بود)

حال فرض کنیم یک ولتاژ بین G و S قرار دهیم و ولتاژی بین D و S نداشته باشیم. در اینصورت در محل اتصال دو نیمه هادی ناحیه تهی را داریم که عرض آن متناسب با ولتاژ اعمال شده به G و S است و این فضا کاملاً متقارن است.

در این حالت اگر ولتاژی بین D و S اعمال کنیم چون کانال قبلاً مقداری کوچکتر شده پس در این حالت مقاومت بیشتری داریم.

اگر در ناحیه ترایودی باشیم آنگاه یک مقاومت کنترل شونده با ولتاژ داریم.

$$\frac{\Delta V_{DS}}{\Delta I_D} \text{ (در ناحیه علامتگذاری شده)} \simeq \infty$$

منحنی‌های فوق با رابطه مقابل سازگارند (در ناحیه علامتگذاری شده):

$$I_D = k\left(1-\frac{V_{GS}}{V_P}\right)^2 \Rightarrow I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2$$

V_P مقداری از ولتاژ V_{GS} است که به ازای آن به Pinch off می‌رسیم و کانال بسته می‌شود.

I_{DSS} حداکثر جریان درین است و در حالتی اتفاق می‌افتد که $V_{GS}=0$ بوده و کانال کاملاً باز باشد.

رابطه ترانزیستور در ناحیه ترایودی:

$$I_D = I_{DSS}\left[2\left(1-\frac{V_{GS}}{V_P}\right)\frac{V_{DS}}{-V_P} - \left(\frac{V_{DS}}{V_P}\right)^2\right]$$

PAPCO
www.iran-ieee.com

$\left(\frac{V_{DS}}{V_P}\right)^2 \ll 1 \Longrightarrow I_D = 2I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)\frac{V_{DS}}{-V_P}$

$$\frac{\Delta I_D}{\Delta V_{DS}} = \frac{2I_{DSS}}{-V_P}\left(1-\frac{V_{GS}}{V_P}\right) = \frac{1}{r_{ds}} \longrightarrow r_{ds}\Big|_{triod} = \left[\frac{2I_{DSS}}{-V_P}\left(1-\frac{V_{GS}}{V_P}\right)\right]^{-1}$$

$$r_{ds}\Big|_{pinch\text{-}off} \begin{cases} \cong \infty \\ = \dfrac{V_A}{I_{DQ}} \end{cases}$$



$V_{GC}\Big|_{\text{نزدیکی سورس}} = V_{GS}$

$V_{GC}\Big|_{\text{نزدیکی درین}} = V_{GS} + V_{SD}$

برای اینکه ببینیم در کدام ناحیه قرار داریم چون کانال ابتدا در نزدیکی درین تخلیه می شود پس باید شرط های مقابل را بررسی کنیم.

$V_{GD} < V_P$

$|V_{GD}| > |V_P|$



بنابراین از ترانزیستور به عنوان یک کلید می توانیم استفاده کنیم.

off : $V_{DS} = V_{DD}$

on : $V_{DS} \cong 0$





$V_G = V_P \Rightarrow$ قطع $\Rightarrow V_{out} = V_{DD}$

$V_G = 0 \Rightarrow V_{DS} \simeq 0 \Rightarrow V_{out} \simeq 0$

www.iran-ieee.com

در ترانزیستورهای BJT ما می‌توانستیم با یک تقسیم ولتاژ، ولتاژ مورد نیاز برای بیس را فراهم کنیم اما در اینجا ولتاژ مورد نیاز گیت منفی است حال اینکه V_{DD} مثبت است. پس این نوع ترانزیستورها را به صورت مقابل بایاس می‌کنیم:



$$I_{DQ}=1\ mA \Rightarrow 1=I_{DSS}\left(1-\frac{V_{GS}}{V_P}\right)^2 \Rightarrow \begin{cases} V_{GS}=-4V < V_P \quad \times \\ V_{GS}=-2V \end{cases}$$

$$V_{GS}+R_S I_S+\cancelto{0}{V_{RG}}=0 \Rightarrow -2+R_S\,1^{mA} \Rightarrow R_S=2^{k\Omega}$$

همانطور که دیدیم ولتاژ مورد نیاز برای G-S تأمین شد. به این مدار، مدار خود بایاس می‌گوییم. در برخی ترانزیستورهای مورد استفاده امکان دارد V_P دارای تغییرات فراوانی باشد.



فرض کنیم منحنی تمام منحنی های انتقال بین ترانزیستور شماره ۱ و شماره n است.

همانطور که می‌بینیم جریان های متفاوتی در ترانزیستورها داریم و با توجه به رابطه $g_m \propto \sqrt{I_D}$ پس در هر مدار بهره‌ی متفاوتی داریم. حتی برخی ترانزیستورها قطع می‌باشند. به همین دلیل این روش بایاس مردود است.



اما در مدار مقابل داریم:

$$V_{GS}+R_S I_S-V_{GG}=0$$

همانطور که می‌بینیم می‌توانیم V_{GG} را به وسیله تقسیم کننده ولتاژ تأمین کنیم.

www.iran-ieee.com



برای بایاس حتماً باید R_S را روی سورس قرار دهیم. زیرا ما یک ولتاژ منفی روی گیت لازم داریم و حال اینکه مقاومت‌های R_1 و R_2 ولتاژی مثبت ایجاد می‌کنند.

در بعضی از موارد نمی‌توان از خازن کوپلاژ استفاده (تقویت کننده‌هایی که فرکانس صفر را هم تقویت می‌کنند) کرد.



گذاشتن یا نگذاشتن r_o بستگی به مقاومت بار دارد.

مدل JFET:



در فرکانس‌های پایین می‌توان از خازن‌های C_{gd} و C_{gs} صرف نظر کرد.

بنابراین مدل در فرکانس‌های پایین منبع جریانی با مقاومت خروجی r_o است و از ترانزیستور به عنوان یک منبع جریان استفاده می‌شود.

ترانزیستور به عنوان مقاومت:

همانطور که در نمودار داریم، اگر بتوانیم V_{DS} مورد نیاز برای pinch off آنگاه ترانزیستور به عنوان یک مقاومت خیلی بزرگ عمل می‌کند.

در ساختار فوق $A_{vp} = -g_m R_D$، برای زیاد کردن بهره باید R_D را زیاد کنیم اما باید R_D به گونه‌ای باشد که ترانزیستور را وارد اشباع کند.

iran-ieee.com

* به ترانزیستور هنگامی که به عنوان مقاومت استفاده می شود، مقاومت اکتیو گفته می شود.

مدار نمونه گیر:



JFET : منفی یا $V_S = 0$

MOSFET : مثبت $V_S =$



اگر ما از سیگنال مقابل دو نقطه را داشته باشیم آنگاه می توانیم با ارسال این دو نقطه گیرنده کل سیگنال را تشکیل دهیم.



مدار نمونه گیر و نگهدار:



آپ امپ ولتاژ خروجی را با ورودی برابر می کند.

وقتی آپ امپ با بهره ۱ می گذاریم دیگر هیچ باری روی v_i قرار نمی گیرد و جریانی از آن کشیده نمی شود.

$V_S = 10^{\circ} \Rightarrow$ دیود همواره قطع است.

$V_S = -10^{\circ} \rightarrow$ دیود وصل

$V_R < 0 \Rightarrow$ ترانزیستور قطع می گردد.

$$\left.\begin{array}{l} I_D = 0 \\ I_{G1} = 0 \end{array}\right\} \Rightarrow I_R = 0 \Rightarrow V_R = 0 \Rightarrow$$ ترانزیستور جریان را عبور می دهد

در لحظه t بار روی خازن ثابت می ماند زیرا ترانزیستور اول قطع است و گیت ترانزیستور دوم نیز جریان نمی کشد تا زمانی که دوباره ولتاژ مثبت شود.

PAPCO
www.iran-ieee.com



خازن مقاومت بسیار کمی سر راه خودش می بیند پس از ولتاژ ورودی کاملاً تبعیت می کند.



$v_i = 0 \Rightarrow v_o = 0$

$v_i < 0 \Rightarrow v_o = V_{DD}$

در ترانزیستورهای مقابل خازن های C_{gs} با هم موازی شده و امکان دارد خازن بزرگی به وجود آورند.





بنابراین تعداد ترانزیستورهایی که به عنوان بار روی ترانزیستور قرار می گیرند، باید محدود شود تا سوییچ مان از حالت ایده آل فاصله زیادی نگیرد.







ترانزیستور مقابل با وصل گیت به درین، دوپایه خواهیم داشت.
در مشخصه رابطه بین I_D و V_{DS} تقریباً خطی است به ازای $V_{DS} > V_t$
در بازه ای که $V_{DS} < V_t$ است مقاومت بینهایت خواهیم داشت.
برای اینکه شرطی روی V_{DS} نگذاریم باید منبع ولتاژ به اندازه V_t را بین گیت و درین قرار دهیم.

در عمل ما معمولاً در منطقه هایی کار می کنیم که $V_{DS} > V_t$ است.

پس ما می توانیم از ترانزیستور به عنوان یک مقاومت اکتیو استفاده کنیم.

$$I_D = k(\underset{\underset{V_{DS}}{\parallel}}{V_{GS}} - V_t)^2 \Rightarrow \frac{\partial I_D}{\partial V_{DS}} = 2k(V_{GS} - V_t)$$

با تغییر ابعاد ترانزیستور و در نتیجه مقدار k می توانیم مقدار مقاومت خود را تغییر دهیم.

حال مقاومت اکتیو را به عنوان بار روی ترانزیستوری قرار می دهیم:





PAPCO
iran-ieee.com

مشخصه‌ها نسبت به محیط اطرافشان ایزوله هستند زیرا بین بدنه و گیت یک دیود معکوس قرار گرفته است.



$$i_D = \frac{1}{2}\beta(V_{GS}-V_t)^2 = k(V_{GS}-V_t)^2$$

$$\beta = \mu C_o \frac{Z}{L}$$

$$i_{D1} = \frac{1}{2}\beta_1 (V_{GS1}-V_{t1})^2$$
$$i_{D2} = \frac{1}{2}\beta_2 (V_{GS2}-V_{t2})^2$$
$$i_{D1} = i_{D2}$$
$$V_{GS1} = V_i \qquad V_{GS2} = V_{DD}-V_o$$

$$\Rightarrow \frac{1}{2}\beta_1 (V_i - V_{t1})^2 = \frac{1}{2}\beta_2 (V_{DD}-V_{out}-V_{t2})^2$$

$$\Rightarrow V_{DD}-V_{out}-V_{t2} = \sqrt{\frac{\beta_1}{\beta_2}}\,(V_i - V_{t1})$$

$$\Rightarrow \frac{V_{out}}{V_i} \propto \sqrt{\frac{\beta_1}{\beta_2}}$$

با انتخاب مناسب Z و L می‌توان بهره‌ی مورد نظر را بدست آورد

بار ترانزیستور فوق تقدادی ترانزیستور دیگر است که چون از نوع ماسفت هستند جریان از گیت نمی‌کشند.

اگر در خروجی باری به اندازه R_L داشته باشیم:

$$A_v = \frac{-\frac{1}{g_{m2}} \parallel R_L}{\frac{1}{g_{m1}}}$$



یک ترانزیستور با منبع جریان و یک مقاومت داخلی بزرگ r_o مدل می‌شود.

هرچه r_o بیشتر باشد منبع جریان از کیفیت بالاتری برخوردار است، زیرا در اینصورت با تغییر بار جریان بار تغییر نخواهد کرد.

برای افزایش مقاومت داخلی منبع جریان کافی است ترانزیستور را با یک سورس مقاومت R_S را قرار می‌دهیم



$$R_o = r_o + (\mu + 1)R_S$$

$\mu \rightarrow g_m r_o$

: Open Circuit بهره‌ی



$V_o = -g_m V_{gs} r_o$

$\frac{V_o}{V_i} = -g_m r_o = \mu$





اگر دو ترانزیستور هم جنس باشند اگر ترانزیستور دوم در منطقه Pinch off باشد آنگاه جریان ترانزیستور دوم نیز همان I است.

مثلاً فرض کنیم $I = 1\,mA$ پس فرض می‌کنیم ترانزیستور دوم نیز در ناحیه Pinchoff است با این فرض $V_{GD} < V_t$ برقرار بوده و فرض اولیه ما درست بوده است.

اگر ترانزیستور دوم pinch off نباشد آنگاه باید ترانزیستور را در روابط منطقه تریودی حل کنیم.

مدار فوق را یک منبع جریان با تقارن آینه‌ای می‌گوییم.

$$I_D = \beta\left[(V_{GS} - V_t)V_{DS} - \tfrac{1}{2}V_{DS}^2\right]$$

$$V_{DD} = R_D I_D + V_{DS}$$

* با انتخاب مناسب $\frac{W}{L}$ می‌توانیم در تقارن آینه‌ای جریان یک ترانزیستور را نسبتی از دیگری کنیم.

* حتماً لازم نیست منبع جریان قرار دهیم و می‌توانیم مقاومتی قرار دهیم و با حل معادلات زیر جریان را بدست آورده و این همان جریانی است که در ترانزیستور دیگر می‌بینیم.

$$V_{DD} = R_D I + V_{GS}$$

$$I_D = \tfrac{1}{2}\beta(V_{GS} - V_t)^2$$

www.iran-ieee.com



$$I = \frac{V_{CC} - 0.7V}{R}$$

$$I = I_{C1} + 2I_B \qquad \frac{2I_{C1}}{\beta}$$

$$I_o = I_{C1} = I - 2I_B$$

$$I_{C1}\left(1 + \frac{2}{\beta}\right) = I \Rightarrow I_{C1} = I_o = \frac{I}{1 + 2/\beta}$$

همانطور که می‌بینیم I_o وابستگی به β دارد و با تغییر β، I_o تغییر می‌کند.



$$I = I_{C1} + I_{B3}$$

$$I_{B3} = \frac{I_{E3}}{\beta_3} = \frac{I_{B1} + I_{B2}}{\beta_3} = \frac{2I_B}{\beta_3}$$

$$\Rightarrow I_C = \frac{I}{1 + \frac{2}{\beta_1\beta_2}} \Rightarrow I_C = I$$

قابل اغماض

بنابراین حساسیت مدار نسبت به β کاهش یافته است.

ماسفت به عنوان Inverter:





تنها در صورتی V_o، high است که هر چهار ورودی Low باشند. منطق مقابل منطق Nor ورودی است.

$$V_o = \overline{V_1 + V_2 + V_3 + V_4}$$

iran-ieee.com

برای روشن کردن یک ترانزیستور، اصال V_{GS} روی آن نیازمندیم بایاس با ترانزیستور هستیم. برای اینکار به جای مقاومت از ترانزیستور استفاده می‌کنیم با انتخاب مناسب ابعاد ترانزیستور می‌توانیم V_2 و V_3 را تعیین کنیم.



تقویت کننده‌های قدرت:

در این تقویت کننده‌ها هدف اینست که حداکثر توان را به بار انتقال دهیم



خازن: انتقال جریان ac

R_C: بایاس dc

راندمان در ترانزیستورهای قدرت بسیار مهم است زیرا بخش اعظمی از تلفات در تقویت کننده‌های قدرت ایجاد می‌شود.



$$\eta = \frac{P_L}{P_{CC}}$$

$$P_{L,max} = \frac{1}{2}\left(\frac{V_{CC}}{2}\right)^2 \times \frac{1}{R_L} = \frac{V_{CC}^2}{8}$$

$$P_{CC} = V_{CC} \times \int i_C\,dt$$

در هر لحظه یک جریان داریم پس جریان به صورت $i_C = \frac{I_{Cmax}}{2}(1+\cos\omega t)$

$$\Rightarrow P_{CC} = V_{CC} \times \int \frac{I_{C,max}}{2}(1+\cos\omega t)\,dt$$

$$I_{C,max} = \frac{V_{CC}}{R_C + R_L}$$

$$\Rightarrow P_{CC} = V_{CC}\,\frac{V_{CC}}{2R_C}$$

$$\eta_{max} = 25\%$$

iran-ieee.com

در اینجا ما جریان عبوری از مقاومت های R_1 و R_2 را حساب نکردیم و همچنین هنگام کار در وسط خط کار نمی توانیم نوسان را تا حد ماکسیمم نشان داده شده ببریم. در عمل راندمان بسیار کمتر از ٪۲۵ می باشد.

FET $\eta = ٪۱۵$

Class A BJT $\eta = ٪۸$

iran-ieee.com



در همه زمان‌ها ورودی تقویت می‌شود
و ترانزیستور هدایت می‌کند



در تقویت‌کننده‌ی کلاس A زاویه هدایت 2π است.

* اگر مقاومت‌های دایاس R_1 و R_2 را طوری انتخاب کنیم که $V_{BE}=V_\gamma$ آنگاه:





حالت مقابل برای موردی است که خازن حذف DC نداشته باشیم



حالت مقابل برای موقعی است که خازن قرار می‌دهیم
در این حالات می‌گوییم زاویه هدایت π است.

Class C: در این کلاس تا رسیدن سیگنال ورودی به V_γ ترانزیستور خاموش است پس زاویه‌ی هدایت در این حالت کمتر از π می‌باشد

PAPCO
www.iran-ieee.com

در تقویت کننده کلاس C علیرغم تفاوت خروجی با ورودی می‌توانیم با قرار دادن یک فیلتر فرکانس‌های غیراصلی سری فوریه‌ی سیگنال را حذف و سیگنالی مشابه ورودی خواهیم داشت.

تقویت کننده با کوپلاژ LC :



تقویت کننده با کوپلاژ ترانسفورماتور:



در مدار مقابل می‌دانیم امپدانس دیده شده از دو سر متصل به ترانزیستور ترانس برابر با a^2R_L می‌باشد. با انتخاب مناسب تعداد دور می‌توانیم R_L را با R دیگری تبدیل کنیم که با تقویت کننده match شود.

برای تحلیل ac می‌توانیم a^2R_L را در کلکتور گذاشته و مدار را حل کنیم.



خط بار dc



در حالت ac شیب خط بار برابر با $(R'_L)^{-1}$ می‌باشد.

ماکسیمم دامنه ای که می‌توانیم در خروجی داشته باشیم.

PAPCO
iran-ieee.com

برای اینکه حداکثر دامنه نوسانات متقارن را داشته باشیم باید نقطه کار را تغییر دهیم زیرا شیب خط بار ac به بار وابسته است ولی نمی توانیم بار را تغییر دهیم حال اگر $I_{CQ} = \frac{V_{CC}}{N^2 R_L}$ قرار دهیم به وسط خط بار رفته و در نتیجه ماکسیمم دامنه نوسانات متقارن را داریم.

$$V_{o,max} = V_{CC}$$

حداکثر نوسان متقارن $\longrightarrow$ $P_L = \frac{1}{2}\frac{V_{o\,max}^2}{R'_L} = \frac{1}{2}\frac{V_{CC}^2}{R'_L}$ $\longrightarrow$ کل مقاومت دیده شده توسط کلکتور $\longrightarrow$ ترانسفورماتوری $= R'_L = \left(\frac{N_1}{N_2}\right)^2 R_L$ ، $LC = R_L$

$$P_L = \frac{1}{2}\frac{(V_{CC} - V_{sat})^2}{R'_L}$$

V_{sat}



توان مصرفی در مقاومت‌های R_1 و R_2 در مقایسه با توان dc زیر بسیار کم بوده و قابل اغماض می باشد.

$$P_L = \frac{1}{2}\frac{V_{CC}^2}{R_L}$$

$$P_{DC} = \frac{1}{2\pi}\int_0^{2\pi} V_{CC}(I_{CQ} + I_{CQ}\cos\omega t) = \frac{V_{CC}^2}{R_L}$$

بنابراین در حالت فوق هم دامنه زیاد شده و هم راندمان زیاد شده است.
در مواردی که کیفیت مورد نظر است از تقویت کننده کلاس A با کوپلاژ RC یا ترانسفورماتوری استفاده می شود.



تقویت کننده کلاس B :

در این تقویت کننده فقط در 180° تقویت کنندگی داریم.
نقطه کار در خود V_{CC} است.
در نصف سیگنال ترانزیستور تقویت می کند
در نصف دیگر قطع است.



iran-ieee.com

در تقویت کننده های کلاس B نصف دیگری را که تقویت نمی شود با یک ترانزیستور دیگر تقویت می کنند.



کلاس B با تقویت هر دو نیم سیکل:



تعیین حداکثر راندمان: برای اینکار باید کاری کنیم که دامنه سیگنال خروجی تا حد امکان بزرگ شود.

حداکثر ولتاژ خروجی برابر با V_{cc} است.

$$P = \frac{1}{2}\frac{V_L^2}{R_L} = \frac{1}{2}\frac{V_{cc}^2}{R_L}$$

از هر باتری در یک نیم سیکل جریان کشیده می شود.

$$P_{DC} = P_1 + P_2 \xrightarrow{\text{با توجه با تقارن}} 2P_1$$



$$P_1 = \underbrace{\frac{1}{\pi} i_{cm}}_{\text{متوسط نیم موج}} V_{cc} = V_{cc}\frac{1}{\pi}\frac{V_{cc}}{R_L} = \frac{1}{\pi}\frac{V_{cc}^2}{R_L}$$

$$\Rightarrow P_{DC} = \frac{2}{\pi}\frac{V_{cc}^2}{R_L}$$

$$\eta = \frac{P_L}{P_{DC}} = \frac{\pi}{4} = 78.5\%$$

بنابراین راندمان در ماکسیمم توان خروجی برابر با ٪۷۸٫۵ است.

www.iran-ieee.com

بنابراین به ازای دامنه‌های ورودی مختلف، تلفات متفاوتی داریم اما نمی‌توانیم بگوییم $P_{tr} = P_{DC} - P_L$
این تلفات در دامنه‌های متفاوت چه ارتباطی با یکدیگر دارند. برای اینکار در یک نقطه کار پارامتری تلفات را حساب و سپس با مشتق‌گیری اکسترمم را بدست می‌آوریم و بدین ترتیب نقطه‌ای که در آن حداکثر تلفات را داریم بدست می‌آوریم.

$$P_L = \frac{1}{2}\frac{V_{CE}^2}{R_L} = \frac{1}{2}R_L i_C^2$$

$$P_{DC} = \frac{2}{\pi}V_{CC}\, i_C$$

$$P_{trs} = \frac{2}{\pi}V_{CC}\, i_C - \frac{1}{2}R_L i_C^2$$

از رابطه فوق نسبت به i_C مشتق می‌گیریم.

$$\Rightarrow \frac{\partial P_{trs}}{\partial i_C} = \frac{2}{\pi}V_{CC} - R_L i_C = 0 \Rightarrow i_C = \frac{2V_{CC}}{\pi R_L}$$

جریان فوق جریانی است که به ازای آن حداکثر تلفات در ترانزیستورها را داریم.
قبلاً داشتیم که $i_C = \frac{V_{CC}}{R_L}$ اما در اینجا یک ضریب $\frac{2}{\pi}$ داریم.

$$V_{CE} = \frac{2}{\pi}V_{CC}$$

باید ترانزیستورها را به گونه ای انتخاب کنیم که در حالتی که حداکثر تلفات در آنها را داریم، آسیبی به آنها وارد نشود.

$$P_{trs} = \left(\frac{2}{\pi}\right)^2\frac{V_{CC}^2}{R_L} - \frac{1}{2}R_L\left(\frac{2}{\pi}\right)^2\frac{V_{CC}^2}{R_L} = \frac{2}{\pi^2}\frac{V_{CC}^2}{R_L}$$

$$P_{DC} = \frac{4}{\pi^2}\frac{V_{CC}^2}{R_L}$$

$$P_L = \frac{1}{2}R_L\, 4V_{CC}^2$$

بنابراین اگر بخواهیم ۱۰ وات را به بار تحویل دهیم باید ترانزیستورها هر کدام ۲W را بتوانند تحمل کنند.
اما در کلاس A با دو کوپلاژ مورد بحث اگر بخواهیم ۱۰ وات به بار بدهیم باید از ترانزیستور ۲۰ واتی استفاده کنیم زیرا می‌دانیم همواره ۲۰ وات از باتری مصرف می‌شود و اگر ۱۰ نداشته باشیم آنگاه کل ۲۰ وات روی ترانزیستور می‌افتد

PAPCO
www.iran-ieee.com

مدار مقابل اعوجاج موجود در صفر تقویت کننده کلاس B را کم می کند







مدارهایی هستند مانند ترانس های بالا که در نمونه سیگنال از ورودی با ما می دهد که یکی هم فاز با ورودی و دیگری با اختلاف فاز 180° نسبت به ورودی است. یکی دیگر از مدارهایی که می تواند این کار را برای ما انجام دهد مدار مقابل است و در حالتی که $R_c = R_e$ است این دو ولتاژ علاوه بر اینکه اختلاف فاز 180° دارند هم دامنه هستند.





مشکل مقاومت خروجی است که در دو حالت متفاوت است. پس تنها جایی مناسب است که مقاومت بار بینهایت باشد یعنی متصل به یک MOS شود.

مدار ادامه دار مشکل امپدانس خروجی متفاوت را نیز حل کرده است.

بیشترین دما را در مرز بین بیس و کلکتور داریم زیرا بیشترین ولتاژ و بیشترین جریان را تحمل می کند

$P_{JCB} = I_C V_{CC}$

$P_{JEB} = I_E V_{BE}$

iran-ieee.com

برای دفع این گرما از رادیاتور استفاده می‌شود و یا آن را به صورت قابلمه مانند می‌سازند. در بعضی موارد فن قرار می‌دهند. در تقویت‌کننده‌های خیلی بزرگ از لوله‌کشی آب یا روغن استفاده می‌شود. نباید بگذاریم دما از حد مجاز در ترانزیستور بیشتر شود.

در این موارد یک مقاومت حرارتی تعریف می‌کنند. مثلاً می‌گویند $\theta = 100\,\frac{^\circ C}{W}$ است یعنی به ازای هر وات 100° دمای ترانزیستور بالا می‌رود.

$$\theta = \frac{\Delta T}{P} \Rightarrow P = \frac{\Delta T}{\theta}$$

میزان توان قابل تحمل ترانزیستور در مکان‌های مختلف متفاوت است، بسته به دمای محیط ترانزیستور توان‌های مختلف را می‌تواند تحمل کند.

$$\left.\begin{aligned} \theta_1 &= \theta_{JC} + \theta_{CA} \\ \theta_2 &= \theta_{JC} + \theta_{CH} + \theta_{HA} \end{aligned}\right\} \quad \theta_1 \gg \theta_2$$

زیرا در حالت دوم Heat sink گذاشته‌ایم.



* در دمای کمتر از دمای محیط باز هم دما را همان دمای محیط در نظر می‌گیریم.

بنابراین در دمای ۲۰۰ هیچ تلفاتی روی ترانزیستور نمی‌توانیم داشته باشیم.

پس در یک ترانزیستور دو قطبی که می‌خواهد در دمای 100° کار کند نمی‌توان توان تلفاتی $2\,W$ داشت.

PAPCO
www.iran-ieee.com

Operational Amplifier (Op-Amp)

این تقویت کننده ها یکسری عملیات ریاضی را انجام می دهند به همین دلیل به آنها تقویت کننده های عملیاتی می گویند.



− خروجی با ورودی ۱۸۰ درجه اختلاف فاز دارد.

+ خروجی با ورودی هم فاز است.

$A_{v,\underbrace{\text{open loop}}_{\text{بدون فیدبک}}} = \infty$

Z_i (از هر ورودی) $= \infty \longrightarrow$ برای طراحی از ترانزیستور MOS استفاده می شود

$V_{i\pm} = 0$





در اشباع همواره حالت فوق پیش می آید پس برای اینکه خروجی اشباع نشود باید $V_i = 0$

$Z_o = 0$

$V_{offset,input} = 0$

$V_{offset,output} = 0$

اگر دو ورودی را با هم وصل کنیم مقداری که خروجی نشان می دهد را $V_{offset,output}$ می گوییم.

$$V_{offset,input} = \frac{V_{offset,output}}{\text{بهره ی واقعی}}$$

$V_{offset,output}$ پارامتری است که در تعیین ارزش آپ امپ ها بسیار مفید است. هرچه این ولتاژ کمتر باشد آنگاه قیمت آپ امپ زیادتر می شود.

یکی از آپ امپ های متداول op-amp V41 است. تفاوت قیمتی نیز وجود دارد که به علت متفاوت بودن بهره ی واقعی است.



$GBP = f_0 A_0 = f_t = cte$

باند فرکانسی آپ امپ به مراتب کمتر از ترانزیستور است. زیرا در آپ امپ مقدار بسیار زیادی ترانزیستور وجود دارد.

علت دیگر تفاوت قیمت ها نیز همین f_t است.



پایه های کم کننده ی نویز V_{cc} است تغییر می کند و در یک ها این نویز حذف می شود. در هنگام کار باید این دو پایه در ساختار مناسب قرار گیرند.

پایاس $V = \pm 5 \rightarrow \pm 15$

نمودارها معمولاً تغذیه را نمی گذارند. یعنی فرض می شود که تغذیه شده باشد.

دو پایه ی آپ امپ اتصال کوتاه مجازی هستند یعنی ولتاژ صفر هست اما امپدانس بینهایت است.



اصول مورد استفاده:
$Z_i = \infty$
$Z_o = 0$
$A_v = \infty$

امپدانس ورودی $= \frac{v_i}{i_i} = R_1$

امپدانس خروجی $= 0 \,||\, R_2 = 0$

$i_i = \frac{v_i}{R_1}$

$v_o = i_o R_2$

امپدانس ورودی آپ امپ بینهایت است. $\Rightarrow i_1 + i_o = 0 \Rightarrow i_o = -i_i$

$\Rightarrow v_o = \underbrace{-\frac{R_2}{R_1}}_{\text{بهره ولتاژ}} v_i$

تقویت کننده بهره ی منفی دارد زیرا ورودی به سر - وصل شده است.

PAPCO
iran-ieee.com



* در همه‌ی مدارها فیدبک به پایه‌ی منفی وصل می‌شود.

$$\left.\begin{array}{l} i_1 = \dfrac{v_i}{R_1} \\ i_2 = i_1 \\ v_o = R_2 i_2 + R_1 i_1 \end{array}\right\} \Rightarrow \left.\begin{array}{l} v_o = (R_2+R_1)\, i_1 \\ v_i = R_1 i_1 \end{array}\right\} \Rightarrow \text{بهره} = 1 + \frac{R_2}{R_1}$$

اگر $\frac{R_2}{R_1} \gg 1$ باشد آنگاه بهره در اینجا نیز $\frac{R_2}{R_1}$ می‌شود.

می‌خواهیم تقویت‌کننده‌ای با بهره‌ی -50 و امپدانس ورودی $1\,k\Omega$ تقویت کنیم برای این کار از ساختار زیر استفاده می‌کنیم.



$$i_i = \frac{V_i}{R_1} \Rightarrow R_1 = \frac{V_i}{i_i} = 1\,k\Omega$$

$$A_v = -\frac{R_2}{R_1} = -50 \Rightarrow R_2 = 50\,k\Omega$$

علت اهمیت آپ‌امپ:



۱) عدم تقارن مدارهای داخلی آپ‌امپ، مثلاً ساختاری مشابه مقابل باید در A اختلاف پتانسیلی نباشد اما با دلیل عدم تقارن مقداری ولتاژ ایجاد می‌شود.

۲) مشابه نبودن مدارها از لحاظ جریان بیس، یعنی همان جریان اندک ورودی از پایه‌های آپ‌امپ برابر نبوده و افست ایجاد می‌کند.

برای رفع این مشکل مقاومت $R_4 = R_1 \| R_2$ را در پایای مثبت قرار می‌دهیم زیرا در پایه منفی جریان افست از دو طریق R_1 و R_2 عبور می‌کند و در پایه مثبت نیز این جریان از طریق مقاومت معادل معینی R_4 عبور می‌کند. اگر به طور سری با R_2 یک خازن قرار دهیم آنگاه چون خازن جریان dc از خود عبور نمی‌دهد، پس $R_4 = R_1$



$$i_o = -(i_1 + i_2 + \dots + i_n) \Rightarrow \frac{V_o}{R_f} = -\left(\frac{V_1}{R_1} + \frac{V_2}{R_2} + \dots + \frac{V_n}{R_n}\right) \xRightarrow{R_1 = R_f} V_o = -(V_1 + V_2 + \dots + V_n)$$ جمع

$$R_1 = R_2 = \dots = nR_f \Rightarrow V_o = -\frac{V_1 + V_2 + \dots + V_n}{n}$$ معدل‌گیری , $R' = R_1 \| R_2 \| \dots \| R_f$

www.iran-ieee.com

$$i_d = g_m v_{gs} = g_m v_{ds} \Rightarrow \frac{v_{ds}}{i_d} = \frac{1}{g_m}$$





$$i_i = C\frac{dv_i}{dt}$$

$$i_o = -i_i = -C\frac{dv_i}{dt} = \frac{v_o}{R_f} \Rightarrow v_o = -RC\frac{dv_i}{dt}$$

Rf زیرا از قسمت جریان dc از Rf در بالا عبور می‌کند

$$\left.\begin{array}{l} v_o = -RC\dfrac{dv_i}{dt} \\ RC = 1 \end{array}\right\} \Rightarrow v_o = -\frac{dv_i}{dt}$$

مشتق‌گیری

به‌طور مثال: $v_i = a\cos\omega_0 t$

$$v_o = a\omega_0 \sin\omega_0 t \xrightarrow{\text{RC دلخواه}} v_o = a\omega_0 RC \sin\omega_0 t$$

نویز در همه جا وجود دارد. یعنی حتماً همراه با ورودی نویز نیز خواهیم داشت که دارای دامنه‌ی کم ولی انواع مختلف فرکانس‌هاست. هنگامی که از آنها مشتق گرفته می‌شود داریم:

فرکانس بسیار بزرگ است، چون دامنه در آن ضرب می‌شود دامنه‌ی نویز از دامنه‌ی سیگنال اصلی نیز حتی بزرگتر شود دارد

$$v_o = a\omega_0 RC \sin\omega_0 t + v_n \omega_n RC \sin\omega_n t$$

برای اصلاح این مشکل اگر یک R_1 با ورودی سری کنیم با این شرط که $R \ll \frac{1}{C\omega_0}$ باشد در این صورت در فرکانس ω_0، مقاومت قابل صرف نظر در مقابل خازن است و مدار همان مشتق‌گیر است $v_o = aRC\omega_0 \sin\omega_0 t$

اما ω_n خیلی بزرگتر از ω_0 است یعنی برای فرکانس‌های بزرگ $\frac{1}{C\omega_n}$ خیلی کوچکتر از R شده و می‌توانیم از خازن صرف نظر کنیم و یک تقویت‌کننده‌ی Inverting خواهیم داشت.

$$v_o = aRC\omega_0 \sin\omega_0 t - \frac{R}{R_1} v_n \cos\omega_n t$$

iran-ieee.com



$$\left.\begin{aligned} i_i &= \frac{v_i}{R} \\ v_o &= \frac{1}{C}\int i_o\,dt \end{aligned}\right\} \Rightarrow v_o = -\frac{1}{RC}\int v_i\,dt$$ (انتگرال‌گیر)

اگر RC را بگیریم آنگاه هم انتگرال‌گیری و هم تقویت‌کنندگی خواهیم داشت.

$$v_i = a\cos w_0 t \Rightarrow v_o = -\frac{a}{CRw_0}\sin w_0 t$$

$$v_o = -\frac{a}{CRw_0}\sin w_0 t - \frac{v_n}{CRw_n}\sin w_n t$$

پس v_o با فرکانس کاری نسبت عکس دارد

همانطور که گفتیم حتماً نویز همراه سیگنال است. در اینجا برعکس مشتق‌گیر نویزهای فرکانس بالا حذف می‌شوند ولی فرکانس‌های صفر تقویت می‌شوند و باز نیز خروجی در نویز غرق می‌شود.

برای رفع یک مشکل یک مقاومت را با خازن موازی می‌کنیم. R' را به گونه‌ای انتخاب می‌کنیم که در فرکانس اصلی امپدانس خازن کوچکتر از مقاومت باشد تا خازن در آن فرکانس غالب باشد و در فرکانس‌های پایین امپدانس خازن زیاد شده و عنصر غالب R' می‌شود، خواهیم داشت:

$$v_o = \frac{a}{RCw_0}\sin w_0 t - \frac{R'}{R} v_n \cos w_n t$$



$$\frac{v_i}{R} = -I_0 e^{\frac{v_o}{v_T}}$$

$$\Rightarrow \log\frac{v_i}{R} = \log I_0 + \frac{v_o}{v_T}\log e$$

لگاریتم‌گیر

$\Rightarrow$



www.iran-ieee.com

$$R = \frac{۲۵۰^{\Omega}}{۳\,\mu A}$$



حال به ازای ولتاژهای ورودی متفاوت انحراف متناسبی خواهیم داشت.

از آپ‌امپ به عنوان منبع جریان نیز می‌توان استفاده کرد. اگر کاری کنیم که جریان I از پایه‌ای منفی وارد شود مستقل از مقدار مقاومت جریان مقارنه‌ی که در شاخه‌ی نیز یک است همان I است.

تا اینجا در همه موارد آپ‌امپ را ایده‌آل گرفته‌ایم. اما اگر یکی از پایه‌های آپ‌امپ با پایه‌ی دیگر اختلاف اندکی داشته باشد با توجه به بهره و پایه‌ای که ولتاژ آن بزرگتر است، خروجی به مثبت یا منفی باتری می‌چسبد. اما اگر این اختلاف به گونه‌ای باشد که خروجی به یکی از منابع نچسبد، داریم:

$$v_o = A_d(v_1 - v_2) + A_c\left(\frac{v_1+v_2}{2}\right)$$

$v_1 = v_2 = 1^{mv}$ $\quad A_c = v_o\,(mv)$

$v_1 = -v_2 = \frac{1}{2}\,mv$ $\quad A_d = v_o\,(mv)$

$$CMRR = \frac{A_d}{A_c}$$

iran-ieee.com

فیدبک :



اگر فیدبک با ورودی جمع شود ← فیدبک مثبت ← اسیلاتور

اگر فیدبک از ورودی کم شود ← فیدبک منفی ← اکثر مدارهای فیدبک دار از این نمونه اند.

انواع فیدبک : فیدبک ولتاژ یا جریان باشد، سپس به صورت جریان یا ولتاژ جمع شود.



کل خروجی را گرفته و در شبکه ی فیدبک بخشی از آن را جدا کرده و با ورودی جمع می کنیم

$$Ax_i = (x_s - \beta y)A = y \Rightarrow y(1+\beta A) = Ax_s \Rightarrow \frac{y}{x_s} = \frac{A}{1+\beta A} = A_f$$

منفی

بنابراین با فیدبک منفی بهره را کم کردیم.

در فیدبک مثبت عبارت فوق به صورت $\frac{A}{1-\beta A}$ می شود و در این حالت اگر ورودی تغییرات اندکی داشته باشد خروجی تغییرات زیادی می کند و در بعضی موارد خروجی ناپایدار می گردد. یعنی با فرض $A=100$ با تغییرات، با فرض تغییرات β خروجی دارای بهره ی در محدوده ۱۰۰ تا بینهایت می گردد.

- فرض کنیم در مداری β ی ترانزیستور دارای تغییرات زیادی باشد. در اینصورت اگر ما پارامترها را طوری انتخاب کنیم که $\beta A \gg 1$ باشد آنگاه $A_f \simeq 1/\beta$ خواهد شد که می دانیم β شبکه ی فیدبک مقدار ثابتی بوده، در نتیجه A_f نیز تقریباً ثابت و پایدار خواهد بود.

- فیدبک اگرچه بهره را کم می کند اما مدار را کاملاً پایدار می کند. با فیدبک امپدانس ورودی مدار را می توان تغییر داد.

www.iran-ieee.com



در یک تقویت‌کننده‌ی ولتاژ ایده‌آل می‌خواهیم R_i بزرگ باشد
یا فیدبک می‌توانیم امپدانس ورودی را زیاد کنیم.

Trans-resistance → جریان → ولتاژ



در یک تقویت‌کننده‌ی جریان ایده‌آل اینست که مقاومت ورودی
کم باشد. یا فیدبک می‌توانیم مقاومت ورودی را کم کنیم.

همچنین یک تقویت‌کننده‌ی جریان ایده‌آل باید اثر بارگذاری نداشته باشد یعنی خروجی فوق باید
دارای $R_{out}=0$ باشد و در اینصورت اثر بارگذاری نخواهیم داشت.



$v_i = v_s - v_f$

فیدبک مقابل از نوع ولتاژ - ولتاژ است
یعنی هم از ولتاژ خروجی نمونه گرفتیم و هم در ورودی
به صورت ولتاژ با ورودی ترکیب شد

اتصالات در ورودی به صورت سری است و در خروجی به صورت
موازی است با همین دلیل به آن فیدبک از نوع سری - شنت می‌گویند.
به این آرایش، آرایش سری ولتاژ هم می‌گویند

برای اینکه شبکه فیدبک تقویت‌کننده را بارگذاری نکند باید داشته باشیم:
مقاومت خروجی فیدبک بینهایت باشد.
مقاومت ورودی فیدبک صفر باشد.

حال می‌خواهیم با فرض ایده‌آل بودن شبکه فیدبک و همچنین منبع ورودی ایده‌آل و با بسیار بزرگ پارامترهای
تقویت‌کننده‌ی فوق را بدست می‌آوریم.

$$\left.\begin{aligned} v_o &= A v_i \\ v_i &= v_s - v_f \end{aligned}\right\} \Rightarrow A_{vf} = \frac{A}{1+\beta A} = \frac{v_o}{v_s}$$

بهره‌ی حلقه‌ی فیدبک

$$Z_{if} = \frac{v_s}{i_s} = \frac{v_i + v_f}{i_s} = \frac{R_i i_s + \beta A i_s R_i}{i_s} \Rightarrow Z_{if} = R_i(1+\beta A)$$

امپدانس ورودی:

iran-ieee.com

امپدانس خروجی: منبع V_s را صفر کرده نسبت $\frac{V_o}{i_o}$ را بدست می‌آوریم. چون $R'' = \infty$ است پس i_o وارد فیدبک نمی‌شود.

$$V_o = i_o R_o + A v_i$$

$$v_i = -v_f = -\beta V_o$$

$$V_o = i_o R_o - A\beta V_o \Rightarrow \frac{V_o}{i_o} = Z_{of} = \frac{R_o}{1+A\beta}$$

بنابراین امپدانس خروجی کوچک شده و تقویت کننده به سمت ایده‌آل شدن رفته است.

بنابراین فیدبک هم امپدانس خروجی و هم ورودی را به سمت ایده‌آل شدن برده است.

فرض کردیم ورودی و مقاومت بار را ایده‌آل و همچنین شبکه‌ی فیدبک ایده‌آل هستند.

شبکه‌ی فیدبک را قطع کرده و تقویت کننده‌ی اساسی را شکل می‌دهیم و R_i، R_o و A را بدست می‌آوریم. شبکه‌ی فیدبک را بررسی کرده و β را بدست می‌آوریم و درنهایت مقادیر A_{vf}، R_{if} و R_{of} را بدست می‌آوریم.

حال فرض‌های ایده‌آل بودن ورودی، بار و شبکه‌ی فیدبک را برمی‌داریم.



همه‌ی عوامل غیرایده‌آل را به گونه‌ای جابه‌جا می‌کنیم که KVL یا KCL تغییر نکند.

جابه‌جایی‌های فوق KVL و KCL در ورودی و خروجی فرق نمی‌کند.

حال می‌توانیم با وارد کردن این عوامل ایده‌آل به تقویت کننده‌ی اصلی شبکه‌ی فیدبک را ایده‌آل کنیم. حال برای تقویت کننده‌ی اصلی داریم:

$$Z_i = R' + R_i + R_s \Rightarrow Z_{if} = Z_i(1+\beta A')$$

$$Z_o = R_L \| R'' \| R_o \Rightarrow Z_{of} = \frac{Z_o}{1+\beta A'}$$

$$A_{vf} = \frac{A'}{1+\beta A'}$$

www.iran-ieee.com

حال کافیست A' را بدست آوریم.

$$V_o = AV_i \frac{R_L \| R''}{R_L \| R'' + R_o} = AV_S \frac{R_i}{R_i + R_S + R'} \times \frac{R'' \| R_L}{R'' \| R_L + R_o}$$

$$\Rightarrow A' = \frac{V_o}{V_S} = A \frac{R_i}{R_i + R_S + R'} \frac{R'' \| R_L}{R_o + R'' \| R_L}$$

Z_{if} امپدانسی است که منبع ایده‌آل می‌بیند. R_S جزو ذات منبع است و نمی‌توان از آن جدا کرد پس داریم:

$$Z_{if} = R_S + Z'_{if} \Rightarrow Z'_{if} = Z_{if} - R_S$$

درست بالا نیز باید امپدانسی را حساب کنیم که R_L می‌بیند پس برای محاسبه‌ی Z'_{of} داریم:

$$Z_{of} = Z'_{of} \| R_L \Rightarrow Z'_{of} \text{ معلوم}$$

مقاومت‌های بایاس قابل اغماض هستند



$$V_S = R_S i_S + V_{be} + V_f \Rightarrow V_{be} = V_S - V_f - R_S i_S$$

V_f: ۱۸۰° اختلاف فاز هم دارد $\Rightarrow$ فیدبک مثبت

فیدبک را اول ایده‌آل می‌کنیم سپس آن را قطع می‌کنیم



www.iran-ieee.com

شبکه نیدیک :



چون تقویت‌کننده‌ی خروجی ولتاژ ← امپدانس خروجی = ۰ ← اتصال کوتاه
همه‌ی مقاومت‌های شبکه‌ی نیدیک باید در محاسبه R' دخیل باشند و
اگر اتصال باز کنیم R_2 دخالت نمی‌کند

$$R' = \frac{R_1 R_2}{R_1 + R_2} = \frac{200 \times 5}{200 + 5} \simeq 200\ \Omega$$

چون تقویت‌کننده‌ی اصلی از نوع ولتاژ است ← امپدانس ورودی = ∞ ← اتصال باز
همچنین همه‌ی مقاومت‌ها نیز در صورتی مؤثرند که اتصال باز کنیم.

$$R'' = R_1 + R_2 = 5.2\ k\Omega$$



$I_{C_1} = 1\ mA$ $\rightarrow A' \simeq 100$

$I_{C_2} = 4\ mA$



$$\Rightarrow \beta = \frac{R_1}{R_1 + R_2} = \frac{200\ \Omega}{5.2\ k} \simeq 0.04$$

www.iran-ieee.com



مثال: در مدار مقابل بهره‌ی جریان را، امپدانس خروجی و امپدانس ورودی را تعیین کنید.

از ولتاژ خروجی نمونه گرفتیم

منبع ورودی ترانزیستور و شبکه فیدبک با هم سری شده اند. به جای منبع ورودی معادل تونن آن را قرار می‌دهیم. با این کار نتیجه می‌گیریم که فیدبک از نوع ولتاژ - ولتاژ است.

$\beta = 100 \quad I_{C3} = 2I_{C2} = 4I_{C1} = 1\,mA$

فیدبک از نوع منفی است زیرا V_s و V_f هم فاز هستند. $V_s = V_i + V_f \Rightarrow V_i = V_s - V_f \Rightarrow$

* مدارهای بایاس برای ترانزیستورها قرار ندادیم زیرا اثر آنها قابل صرف نظر است و از طرفی جریان ها را نیز می‌دانیم

* R_P را برای این می‌گذارند که اگر خروجی اتصال کوتاه شد ترانزیستور نسوزد. زیرا در اینصورت کل باتری روی کلکتور امیتر می‌افتد و از طرفی V_{BE} نیز زیاد می‌گردد و توان مصرفی روی ترانزیستور زیاد می‌شود

* در هنگام اتصال کوتاه کل V_{CE} روی R_P می‌افتد و با توجه به $I_{C,max}$ می‌توانیم مقدار R_P را تعیین کنیم.

$$R_P = \frac{V_{CE}}{I_{C,max}}$$

* برای حل مسأله فوق اولین قدم مدلسازی شبکه فیدبک است



با بدست آوردن R' و R'' آنها را در تقویت‌کننده در جای اصلی خود قرار می‌دهیم. ناچار هستیم اول A_v را بدست آوریم سپس با رابطه $A_{vf} = \frac{A_v}{1+\beta A_v}$ از روی A_{vf}، با توجه به رابطه مقابل بهره‌ی جریان را بدست می‌آوریم

* فیدبک از نوع ولتاژ هم در خروجی و هم در ورودی است پس مجبوریم بهره‌ی ولتاژ را اول حساب کنیم

www.iran-ieee.com

مقدار پایداری مدار تقویت کننده فیدبک دار به تقویت کننده ی اصلی:

$$A_f = \frac{A}{1+\beta A}$$

$$\frac{\partial A_f}{\partial A} = \frac{1}{(1+\beta A)^2} \times \frac{A}{A} \Rightarrow \frac{\partial A_f}{\partial A} = \frac{A_f}{A} \times \frac{1}{A\beta+1} \Rightarrow \frac{\frac{\partial A_f}{A_f}}{\frac{\partial A}{A}} = \frac{1}{1+\beta A}$$

بنابراین شبکه فیدبک دار پایدارتر از شبکه بدون فیدبک است و این پایداری را می توانیم با تنظیم مقدار β کنترل کنیم.



- فرض کنید تقویت کننده داریم که بهره ی ولتاژ آن بصورت مقابل تغییر می کند

* علت کم شدن بهره اینست که با اشباع و قطع ترانزیستور اگرچه ورودی زیاد می شود اما خروجی دیگر زیاد نمی شود.

حال یک فیدبک با $\beta = 1$ در نظر می گیریم حال A_{vf} را برای 10^4 و 100 حساب می کنیم.

$$A_v = 10^4 \rightarrow A_{vf} = \frac{10^4}{1+10^3} \simeq 10$$

بهره ی A_v از 10^4 به 100 رسید در حالیکه A_{vf} از 10 به 9 رسید.

$$A_v = 10^3 \rightarrow A_{vf} = \frac{10^3}{1+10^2} \simeq 10$$

$$A_v = 100 \rightarrow A_{vf} = \frac{100}{1+10} \simeq 9$$



* یکی از مزایای فیدبک کاهش اعوجاج است.

این تغییر شکل یعنی ما در خروجی باندی از فرکانس ها را خواهیم داشت.

* به عبارت دیگر فیدبک تقویت کننده را خطی می کند زیرا بهره را تقریباً ثابت می کند



iran-ieee.com

← بنابراین نتوانستیم یک تقویت‌کننده‌ی کاملاً غیرخطی را خطی کردیم.

دومین نوع فیدبک داریم، تقویت‌کننده‌ی فیدبک از نوع جریان است.



خروجی تقویت‌کننده با بار و شبکه فیدبک موازی شده‌اند و بهتر است اگر خروجی منبع ولتاژ است مدار معادل نرتن آن را جایگزین کنیم.

ورودی شبکه فیدبک ترانزیستور و سیگنال ورودی با هم موازی شده‌اند.

$R''=0$ زیرا شبکه فیدبک در خروجی بارگذاری کند.

$R'=\infty$ زیرا شبکه فیدبک نباید در ورودی نیز بارگذاری کند.

در این تقویت‌کننده فقط جریان‌ها در شبکه‌ی فیدبک وارد و خارج می‌شوند.

با فرض شبکه فیدبک ایده‌آل و منبع جریان ایده‌آل $(R_s=0)$ و بار ایده‌آل $(R_L=0)$

$$\left.\begin{array}{l} i_i = i_s - i_f \\ i_L = A i_i \\ i_f = \beta i_L \end{array}\right\} \Rightarrow i_i = i_s - \beta A i_i \Rightarrow A_{if} = \frac{i_L}{i_s} = \frac{A_i}{1+\beta A_i}$$

بنابراین بهره‌ی جریان برابر بهره‌ی مدار بدون فیدبک تقسیم بر $(1+\beta A_i)$ می‌شود

محاسبه امپدانس ورودی و خروجی:

ولتاژ دو سر منبع جریان

$$Z_i = \frac{v_s}{i_s} = \frac{v_s}{i_i + i_f} = \frac{v_s}{i_i + \beta i_L} = \frac{v_s}{i_i + A\beta i_i} = \frac{v_s}{i_i} \times \frac{1}{1+\beta A} \Rightarrow Z_{if} = \frac{Z_i}{1+\beta A}$$

پس امپدانس ورودی با فیدبک کمتر شد. پس تقویت‌کننده به سمت ایده‌آل شدن رفته است.

* پس با فیدبک توانستیم امپدانس ورودی را به سمت ایده‌آل شدن برده‌ایم.

www.iran-ieee.com

امپدانس خروجی:

همه‌ی منابع از جمله i_s را صفر می‌کنیم.

$$v_o = (-i_L - A\overset{\beta i_L}{i_f})R_o \Rightarrow v_o = R_o(-i_L - A\beta i_L) \Big\} \Rightarrow \frac{v_o}{i_o} = R_o(1+A\beta)$$

$$i_L = -i_o$$

پس مقاومت خروجی با ضریب بک زیاد شد و به سمت ایده‌آل شدن رفته است.

حال اگر فرض های ایده‌آل بودن را برداریم:



iran-ieee.com

امتحان میانترم الکترونیک ۲ - چهارشنبه

ویژگی های بیدبک:

کاهش نویز:

فرض می کنیم تقویت کننده ای داریم که نویزش زیاد است و می خواهیم نویز آن را کم کنیم. با فیدبک می توان این کار را انجام داد.



بدون فیدبک $\longrightarrow$ $V_o = AV_s + AV_n$ - نسبت سیگنال به نویز $= \frac{AV_s}{AV_n} = \frac{V_s}{V_n}$

با فیدبک $\longrightarrow$ $V_o = \frac{A}{1+\beta A} V_s + \frac{A}{1+\beta A} V_n$ نسبت سیگنال به نویز $= \frac{V_s}{V_n}$

می توانیم V_s را با یک تقویت کننده ی بدون نویز تقویت کرده و داشته باشیم:



$$V_o = \left(\frac{A}{1+\beta A} V_s\right)(1+\beta A) + \frac{A}{1+\beta A} V_n \qquad S/N = (1+\beta A)\frac{V_s}{V_n}$$

تقویت کننده با بهره ی $(1+\beta A)$ را می توان بدون نویز ساخت زیرا بهره ی تقویت کننده پایین است.

بهره را هم برای نویز و هم سیگنال اصلی ضرب کردیم، ولی قبل از آن سیگنال ورودی را در یک طبقه بدون نویز تقویت کردیم.

www.iran-ieee.com

نوع دوم نیدیک :

تقویت‌کننده جریان :



ابتدا با فرض ایده‌آل بودن حلوسی رویم یعنی : $R''=0 \quad R'=\infty \quad R_s=\infty \quad R_L=0$

پس نیدیک از نوع منفی است.

$$-i_s+i_f+i_i=0 \Rightarrow i_i=i_s-i_f$$

$$\beta=\frac{i_f}{i_L}$$

$$\left.\begin{array}{l} i_L=Ai_i \\ i_i=i_s-i_f \\ i_f=\beta i_L \end{array}\right\} \rightarrow i_L=A(i_s-\beta i_L) \Rightarrow A_{if}=\frac{i_L}{i_s}=\frac{A}{1+\beta A} \Rightarrow A_{if}=\frac{A}{1+\beta A}$$

* در مواردی که $\beta A \gg 1$ است بهره به طور تقریبی برابر با $\frac{1}{\beta}$ می‌شود.

$$V_s=R_i i_i=(i_s-i_f)R_i \Rightarrow V_s=(i_s-\beta i_L)R_i \xrightarrow[i_L=Ai_i]{} V_s=(i_s-\beta A i_i)R_i$$

$$\Rightarrow V_s=R_i i_s-\beta A V_s \Rightarrow R_{if}=\frac{R_i}{1+\beta A}$$

در یک تقویت کننده‌ی جریان ایده‌آل امپدانس ورودی صفر است و با فیدبک نیز امپدانس ورودی را کاهش داده و باز هست ایده‌آل شدن رفته‌ایم.

$$\left.\begin{array}{l} V_o=R_o(i_o+Ai_i) \\ i_i+i_f=0 \Rightarrow i_i=-i_f=-\beta i_L=+\beta i_o \end{array}\right\} \Rightarrow V_o=R_o(i_o+A\beta i_o)$$

$$\rightarrow R_{of}=R_o(1+\beta A)$$

در یک تقویت‌کننده‌ی جریان ایده‌آل امپدانس خروجی بی‌نهایت است، همانطور که می‌بینیم نیدیک امپدانس خروجی را به سمت ایده‌آل برده است.

iran-ieee.com



مزایای فیدبک :

باند فرکانس باند ۳dB است یعنی آنجایی که بهره به اندازه‌ی ۳dB کمتر از مقدار نامی خود است

در فرکانس‌های کم خازن‌های کوپلاژ هیچ سیگنالی را از خود عبور نمی‌دهد و با افزایش فرکانس امپدانس آنها کم می‌شود و در باند فرکانسی خازن‌ها تقریباً امپدانس صفر دارند. در امپدانس‌های خیلی بزرگ خازن‌های خود ترانزیستور وارد مدار می‌شوند.

خازن خود ترانزیستور در حد پیکو فاراد است و در فرکانس‌های کم اتصال باز است اما در فرکانس‌های بالا این مقدار امپدانس خازن به سمت صفر رفته و در این محل‌ها $A_v \simeq 0$ می‌باشد.



$$A_v = -g_m \left(\overbrace{R_L \| R_c \| r_o}^{R_L'} \| \frac{1}{jC\omega} \right) \xrightarrow{\text{فرکانس متوسط}} A_v = -g_m R_L'$$

$$A_v \xrightarrow{\text{فرکانس‌های بالا}} A_v = -g_m R_L' \| \frac{1}{jC\omega} = \frac{-g_m R_L'}{1 + jC\omega R_L'}$$

حال می‌خواهیم فرکانسی را که در آن بهره ۳dB افت می‌کند را پیدا کنیم. از فرمول مشخص است که با افزایش فرکانس بهره کم می‌شود.

$$A_v = \frac{-g_m R_L'}{\sqrt{1 + C^2\omega^2 R_L'^2}}$$

افت ۳dB →

با فیدبک فرکانس بالای تقویت‌کننده زیاد و فرکانس پایین آن کم می‌شود و در نتیجه عرض باند زیاد می‌شود.

حال می‌خواهیم فیدبک را اضافه کنیم.

$$A_f = \frac{A_v}{1 + \beta A_v}$$

$$A_f = \frac{\frac{-g_m R_L}{1 + jC\omega R_L}}{1 + \beta \frac{-g_m R_L}{1 + jC\omega R_L}} = \frac{-g_m R_L}{1 + jC\omega R_L - \beta g_m R_L}$$

iran-ieee.com

A_v در فرکانس متوسط

$$\Rightarrow A_f = \frac{-g_m R_L}{1-\beta g_m R_L + jC\omega R_L} = \frac{\frac{-g_m R_L}{1-\beta g_m R_L}}{1+\frac{jC\omega R_L}{1-\beta g_m R_L}}$$

$\frac{-g_m R_L}{1-\beta g_m R_L} \to A_v$ ، $1-\beta g_m R_L \to 1+\beta A_v$

بهره تقویت کننده ی فیدبک دار در جایی که خازن های ترانزیستور اثر ندارند

$$\Rightarrow A_v = \frac{A_{vf}}{1+j\frac{C\omega R_L}{1+\beta A_v}}$$

در فرکانس های متوسط و کم در مخرج $\frac{C\omega R_L}{1+\beta A_v} \ll 1$ بوده و $A_v = A_{vf}$ اما در فرکانس های بالا داریم.

$$\frac{C\omega_h R_C}{1+\beta A_v} = 1 \Rightarrow \omega_h = \frac{1}{CR_L}(1+\beta A_v)$$

ω_h از حالت قبل



معادل سیگنال کوچک



* اثبات کنید که با اضافه کردن فیدبک فرکانس پایین تقویت کننده کوچک می شود؟

www.iran-ieee.com

تقویت کننده‌ی جریان غیرایده آل:



مدل‌سازی شبکه فیدبک:

$$i_1 = Y_{11} V_1 + Y_{12} V_2$$

$$i_2 = Y_{21} V_1 + Y_{22} V_2$$

$$Y_{11} = \frac{i_1}{V_1}\Big|_{V_2=0}$$



اگر بخواهیم شبکه فیدبک را درست مدل سازی کنیم باید به صورت مقابل باشد اما معمولاً از منبع جریان سمت راست صرف نظر می‌کنیم زیرا اولاً جزء کوچکی از وارد شبکه فیدبک می‌شود ثانیه در یک β نیز ضرب شده و تضعیف می‌گردد پس تأثیری شبکه فیدبک در سمت راست خروجی تقویت کننده ندارد.

کلیه عوامل غیرایده آل را به داخل تقویت کننده منتقل می‌کنیم.



$$i_L = \frac{R_o}{R_o + R_L + R''} A i_i = \frac{R_o}{R_o + R_L + R''} \times A \frac{R_s // R'}{R_s // R' + R_i} i_s \Rightarrow \frac{i_L}{i_s} = A \frac{R_o}{R_o + R_L + R''} \frac{R_s // R'}{R_s // R' + R_i}$$

$$A'_f = \frac{A'}{1 + \beta A'}$$

امپدانس ورودی: $Z_{if} = \frac{Z_i}{1 + \beta A'} = \frac{1}{Z_{if}} = \frac{1}{R_s} + \frac{1}{Z'_{if}} \Rightarrow \frac{1}{Z'_{if}} = \frac{1}{Z_{if}} - \frac{1}{R_s}$

iran-ieee.com

$R_o' = R_L + R'' + R_o$

$R_{of} = R_o'(1+\beta A')$

مقاومت خروجی تقویت کننده با فیدبک زیاد می‌شود پس:

$R_{of} = R_L + R_{of}' \Rightarrow R_{of}' = R_{of} - R_L$



مثال: هم در ورودی ترکیب از نوع جریان داریم و هم در خروجی

هم R_c و هم R_f هر دو جزو شبکه فیدبک هستند زیرا تقسیم جریان بین R_c و R_f داریم.



پس شبکه فیدبک به صورت مقابل است.

$R' = R_f + R_c$

$R'' = R_f // R_c$

$\beta = \frac{i_f}{i_L} = \frac{-R_c}{R_c + R_f}$

$R_S = 10^k$

$R_{E1} = 220^\Omega$

حال شبکه فیدبک را قطع می‌کنیم و اثرات آن را می‌گذاریم.
ورودی را نیز با مدار معادل نرتن آن جایگزین می‌کنیم

مقاومت‌های بایاس کننده را حساب کرده تا جریان‌های مقابل بدست آیند.

$I_{Q1} = 1^{mA}$ ، $I_{Q2} = 0.5^{mA}$ ، $I_{Q3} = 2^{mA}$

$\beta_1 = \beta_2 = \beta_3 = 100$

www.iran-ieee.com

خودتقویت‌کننده ولتاژ ورودی را به جریان تبدیل می‌کند.
با توجه به اینکه جریان خروجی را گرفته و در ورودی نیز به صورت ولتاژ ترکیب کرده‌ایم پس بهتر است خودتقویت کننده را به صورت transconductance در نظر بگیریم.



ابتدا حالت ایده‌آل را بررسی می‌کنیم. فرض می‌کنیم R_L نسبت به R_o صفر است و R_s نیز نسبت به R_i صفر باشد.
R' و R'' نیز در حالت ایده‌آل صفر هستند.

$$\left.\begin{aligned} i_L &= G_m v_i \\ v_s &= v_i + v_f \\ v_f &= \beta i_L \end{aligned}\right\} \Rightarrow i_L = G_m (v_s - \beta i_L) \Rightarrow G_{mf} = \frac{G_m}{1+\beta G_m}$$

$$A_{vf} = \frac{v_o}{v_s} = \frac{i_L R_L}{\underbrace{i_s R_s}_{v_s}} = R_L \frac{i_L}{v_s} = R_L G_{mf}$$

$$A_{if} = \frac{i_L \times R_s}{\underbrace{i_s \times R_s}_{v_s}} = G_{mf} R_s$$

همانطور که می‌بینیم شبکه فیدبک هم در ورودی و هم در خروجی سری است پس بهتر است از مدل Z برای مدلسازی شبکه فیدبک استفاده کنیم.

$$V_1 = Z_{11} i_1 + Z_{12} i_2 \qquad Z_{12} = \beta = \left.\frac{V_1}{i_2}\right|_{i_1=0}$$
$$V_2 = Z_{21} i_1 + Z_{22} i_2$$

$$R_{if} = R_i (1 + \beta G'_m)$$
$$R_{of} = R_o (1 + \beta G'_m)$$

موارد فوق برای حالتی برقرارند که شبکه فیدبک ایده‌آل بوده و امپدانس منبع و مقاومت بار نیز ایده‌آل باشند.

www.iran-ieee.com

وارد کردن عناصر غیرایده‌آل به داخل شبکه فیدبک :



$$i_L = G_m V_i \frac{R_o}{R_o + R_L + R''}$$

$$V_i = V_S \frac{R_i}{R_S + R_i + R'}$$

$$\Longrightarrow G'_m = \frac{i_L}{V_S} = G_m \frac{R_o}{R_o + R_L + R''} \frac{R_i}{R_S + R' + R_i}$$

$$G_{mf} = \frac{G'_m}{1 + \beta G'_m}$$

$$A_{vf} = \frac{R_L i_L}{V_S} = G_{mf} R_L \quad , \quad A_{if} = G_m R_S$$

مثال: $\frac{V_o}{V_S} = ?$



$K_1 = K_2 = 4 \frac{mA}{V^2}$

$I_{DQ_1} = 1\ mA$

$I_{DQ_2} = 2\ mA$

شبکه فیدبک :



$$R' = 100 \,||\, (10^k + 2n^\Omega) = 99^\Omega$$

$$R'' = 200 \,||\, (1.^k + 1n^\Omega) = 198^\Omega$$

$$\beta = \frac{V_f}{i_L} = \frac{200}{200 + 10^k + 1n} \times 100 = 2$$

شبکه‌ی فیدبک را قطع کرده و اثرات آن را وارد می‌کنیم



مقاومت‌های بایاس را بینهایت در نظر گرفتیم.

www.iran-ieee.com

$A_v \simeq 50 \times 10 = 500$

$A_v = G_m R_L \Rightarrow G_m = \frac{A_v}{R_L} = \frac{500}{2k} \simeq 0.25$

* باید این نکته را در نظر داشته باشیم که فیدبک روی G_m رابطه‌ای برقرار می‌کند، حتماً باید برای اینکه تأثیر فیدبک را وارد کنیم، G_m را بدست آوریم.

$G_{mf} = \frac{G'_m}{1+\beta G'_m} = \frac{0.25}{1+2\times 0.25} = \frac{0.25}{1.5} = 0.16$

حال می‌گوییم بهره‌ی ولتاژ می‌خواهیم، پس داریم:

$A_{vf} = R_L G_{mf} = 0.16 \times 2^k = 320$

برای محاسبه R_{if}، به جای منبع معادل تونن آن را قرار می‌دهیم:

$R_i = 100 + \infty = \infty$

$R_{if} = (1+\beta G'_m)\infty = \infty$

* حلقه‌ی فیدبک روی خروجی نیست پس مقاومت خروجی مستقل از فیدبک است.
فیدبک مقاومت دیده شده از سورس را تغییر می‌دهد.

$R_o = 2 \,//\, r_o = 2^k$

$R'_o = (198 \,//\, \frac{1}{g_m})(1+\beta G_m)$

با فیدبک تغییر می‌کند

$R_o = 2^k \,//\, (r_o + (1+\mu)R_s)$ اگر r_o را محدود بگیریم خواهیم داشت.

باز هم چون مقدار $r_o+(1+\mu)R_s$ بسیار بزرگ است، R_o تقریباً همان 2^k خواهد بود.

iran-ieee.com

از ولتاژ خروجی نمونه گرفته و با جریان ورودی ترکیب کرده‌ایم.



به این تقویت کننده تقویت کننده‌ی نوع موازی موازی یا trans resistance می‌گویند.

مدل مرزی مدل Y می‌باشد.

$$i_1 = Y_{11} V_1 + Y_{12} V_2$$

$$i_2 = Y_{21} V_1 + Y_{22} V_2$$

خروجی

در فیدبک قسمتی که از ترانزیستور به ورودی می‌رود هم معکوس و هم بزرگتر است.

$$\frac{1}{R'} = Y_{11} = \frac{i_1}{V_1}\Big|_{V_2=0}$$

$$\frac{1}{R''} = Y_{22} = \frac{i_2}{V_2}\Big|_{V_1=0}$$

$$\beta = Y_{12} = \frac{i_1}{V_2}\Big|_{V_1=0}$$

حال شبکه فیدبک را با انتقال مقاومت‌هایش به داخل تقویت کننده، ایده‌آل می‌کنیم.
اگر شبکه فیدبک ایده‌آل می‌بود هم R' و هم R'' باید بینهایت می‌بودند.

بنابراین R' و R'' را به داخل تقویت کننده می‌بریم و شبکه فیدبک را قطع می‌کنیم.



$$\left.\begin{aligned} V_L &= R_m i_i \frac{R_L // R''}{R_L // R'' + R_o} \\ i_i &= i_s \frac{R_s // R'}{R_s // R' + R_i} \end{aligned}\right\} \Rightarrow V_L = R_m i_s \frac{R_s // R'}{R_s // R' + R_i} \times \frac{R_L // R''}{R_L // R'' + R_o}$$

$$\Rightarrow R'_m = \frac{V_L}{i_s} = R_m \frac{R_s // R'}{R_s // R' + R_i} \times \frac{R_L // R''}{R_L // R'' + R_o}$$

www.iran-ieee.com

$$R_{mf} = \frac{R'_m}{1+\beta R'_m}$$

$$R'_o = R_L // R'' // R_o$$

چون خروجی ولتاژ است پس باید یک مقاومت خروجی کم خواهد شد و داریم:

$$R'_{of} = \frac{R'_o}{1+\beta R'_m}$$

$$\frac{1}{R'_{of}} = \frac{1}{R_L} + \frac{1}{R_{of}} \Rightarrow \frac{1}{R_{of}} = \frac{1}{R'_{of}} - \frac{1}{R_L}$$

$$R'_i = R_s // R' // R_i \Rightarrow R'_{if} = \frac{R'_i}{1+\beta R'_m}$$

$$\frac{1}{R'_{if}} = \frac{1}{R_s} + \frac{1}{R_{if}} \Rightarrow \frac{1}{R_{if}} = \frac{1}{R'_{if}} - \frac{1}{R_s}$$

اگر بهره ولتاژ خواسته شود $\Rightarrow A_v = \frac{R_L i_L}{R_s i_s} = \frac{v_L}{R_s i_s} = \frac{R'_m}{R_s}$

اگر بهره جریان خواسته شود $\Rightarrow A_i = \frac{R'_m}{R_L}$

مثال:



مقاومت‌های بایاس را طوری تعیین کنید که داشته باشیم:

$I_{C1} = 0.1\,mA \quad I_{C2} = 0.5\,mA \quad I_{C3} = 2\,mA$

$\beta_1 = \beta_2 = \beta_3 = 100$

$A_v = ? \quad A_i = ? \quad R_{if} = ? \quad R_{of} = ?$

www.iran-ieee.com

منابع جریان:

طراحی:

همانطور که می بینیم ترانزیستور خود یک منبع جریان می باشد.



$$r_o = \frac{V_A}{I_{DQ}\ (I_{CQ})}$$

اگر $R_L \ll r_o$ باشد، خود ترانزیستور یک منبع جریان می گردد و جریان پارامتر ثابت می گردد.
اگر شرط $R_L \ll r_o$ برقرار نباشد باید به نحوی r_o ترانزیستور را افزایش دهیم



I وابسته به R_L نباشد ← { اولاً ترانزیستور در ناحیه Pinch off باشد
ثانیاً $R_L \ll r_o$ }

هرچه ریزتر حالت $V_{GD} \geq V_T$ شود، آزادی منبع جریان بیشتر خواهد بود.

پارامتر سوم منبع جریان، مقدار جریان است که می خواهیم از منبع جریان بکشیم.

پارامتر دیگر عدم وابستگی منبع جریان به عوامل محیطی مانند منبع ولتاژ و پارامترهای ترانزیستور است.

پارامتر دیگر عدم وابستگی منبع جریان به گرما می باشد.

اگر مقاومت خروجی منبع فوق مناسب باشد، آنگاه می توانیم از خود ساختار فوق به عنوان منبع جریان استفاده کنیم یا می توانیم با استفاده از تکنولوژی بالاتر، V_A را افزایش داده و در نتیجه r_o را زیاد کنیم

$$I_D = \frac{1}{2}\beta (V_{GS} - V_T)^2$$

برای اینکه حالت فوق برقرار باشد باید $V_{GD} < V_T$ باشد پس به ازای کلیسری پارامتر خاص که شرط را برقرار می کند می توانیم منبع جریان را داشته باشیم.

$$R_L I_L + \underset{\overset{\parallel}{V_T}}{V_{DG}} + V_{GS} = V_{CC}$$

مشکل دیگری که معمولاً بوجود می‌آید اینست که شرط $R_L \ll r_o$ برقرار نشود. یک راه افزایش مقاومت خروجی گذاشتن R_S می‌باشد.

در این حالت داریم: $R_o = r_o + R_S(1+\overset{g_m r_o}{\overset{\parallel}{\mu}})$

طراحی:

جریان را داریم $\longrightarrow$ g_m تعیین می‌گردد.

r_o را داریم $\longrightarrow$ با توجه به رابطه R_o ، R_S تعیین می‌شود.

$$V_G = V_{GS} + R_S I_D$$

$$\frac{V_G}{V_{DD}} = \frac{R_2}{R_1+R_2}$$

یک معادله و دو مجهول داریم پس مقاومت‌ها را نسبتاً بزرگ می‌گیریم.

اما باید توجه داشته باشیم که مقاومت بزرگ منبع نویز است و باید خیلی بزرگ انتخاب نشوند.

در FET ها معمولاً رابطه مقابل را برقرار می‌کنیم: $I < 0.1\, I_D$

منابع جریان با تقارن آینه‌ای.



اگر دو ترانزیستور کاملاً مشابه باشند آنگاه $I = I_C$

ولتاژ کلکتور امیتر Q_2 متفاوت با Q_1 است و این باعث می‌شود به دلیل اثر ارلی

I مقداری متفاوت با I_C شود. $I = I_C\left(1+\frac{V_{CE}}{V_A}\right)$

بنابراین I تابعی از R_L نیز بوده و منبع جریان پایداری نداریم.

علت دیگر تفاوت اندک بین I و I_C وجود r_o است زیرا با تغییر بار و در حالت بزرگ بودن R_L جریان ورودی با R_L تغییر می‌کند.

$$I = I_C\left(1+\frac{V_{CE}}{V_A}\right)$$

$$I_r = I_C + 2I_B = I_C + \frac{2}{\beta} I_C \Rightarrow I_C = I_r\left(\frac{1}{1+2/\beta}\right)$$

با توجه به روابط فوق اگر از اثر ارلی و مقاومت خروجی بگذریم، باز هم تبعیت از β را داریم

PAPCO
www.iran-ieee.com

در این حالت به جای منبع جریان از یک مقاومت استفاده کردیم و داریم:



$$I_r = \frac{V_{CC} - V_{BE}}{R_C}$$

www.iran-ieee.com

بررسی حساسیت منبع جریان:



$$I = I_S e^{\frac{V_{BE}}{V_T}} \Rightarrow V_{BE} = V_T \ln \frac{I}{I_S}$$

رابطه V_{BE} با I_c بصورت نمایی است پس به ازای تغییرات اندک V_{BE} تغییرات شدید I_c داریم.

$$V_{BE} = V_{cc} \frac{R_2}{R_1+R_2}$$

فرض می‌کنیم مقادیر مقاومت‌ها ثابت است و آنچه قابل تغییر است V_{cc} است. V_{cc} تابع سعی خواهد بود که را از آن ساخته‌ایم. پایداری جریان نسبت به منبع جریان V_{cc} با صورت زیر تعریف می‌شود:

$$S = \frac{\frac{\partial I_c}{I_c}}{\frac{\partial V_{cc}}{V_{cc}}} = \frac{V_{cc}}{I_c} \times \frac{\partial I_c}{\partial V_{cc}}$$

در مدار فوق اگر V_{cc} را محاسبه کنیم داریم:

$$I_c = I_S e^{V_{cc} \frac{R_2}{R_1+R_2} \times \frac{1}{V_T}}$$

عامل نمایی در جریان منبع خود ولتاژ بیس - امیتر است. این ولتاژ نسبت به دما تغییر می‌کند. با افزایش دما این ولتاژ کم می‌شود.



تغییرات ولتاژ BE با دما به صورت $2\frac{mV}{K}$ است.

بنابراین در یک V_{BE} ثابت اگر دما زیاد شود جریان زیاد خواهد شد.



با گذاشتن R_E تا حدود زیادی جریان پایدار می‌شود

$$R_E I + V_{BE} = V_{cc} \frac{R_2}{R_1+R_2}$$

$$\Rightarrow I_c = \frac{V_{cc} \frac{R_2}{R_1+R_1} - V_{BE}}{R_E}$$

آنالیز حساسیت نسبت به V_{cc}:

$$S = \frac{V_{cc}}{I_c} \frac{\partial I_c}{\partial V_{cc}} = \frac{R_2}{R_1+R_2} \times \frac{1}{R_E} \times \frac{V_{cc}}{I_c}$$

هرچه R_E را بزرگتر باشد حساسیت کم می‌شود.

www.iran-ieee.com

برای حذف و صفر کردن حساسیت نسبت به V_{cc} به جای R_2 از دیود زنر استفاده می‌کنیم.



همانطور که دیدیم در V_{BE} ثابت با افزایش دما جریان ترانزیستور زیاد می‌شود.
اما در دیود زنر ولتاژ با افزایش دما زیاد شده و در نتیجه با افزایش دما ولتاژ زنر زیاد شده
ولتاژ بیس بیشتر شده و در نتیجه ولتاژ روی R_E با شدت زیاد می‌شود.

$$I_c = \frac{V_z - V_{BE}}{R_E} \qquad \frac{dI_c}{d} = \frac{1}{R_E}\left(\frac{dV_z}{dT} - \frac{dV_{BE}}{dT}\right)$$

بنابراین با افزایش دیود زنر پایداری نسبت به V_{cc} زیاد شده اما پایداری دمایی کم می‌شود.

اگر از ساختار مقابل استفاده کنیم:



$$I_c = \frac{V_z + V_{BE2} + V_{BE3} - V_{BE1}}{R_E}$$

$$\frac{\partial I_c}{\partial T} = \frac{1}{R_E}\left(\overset{\simeq 2.5\frac{mV}{K}}{\frac{\partial V_z}{\partial T}} + 2\frac{\partial V_{BE}}{\partial T} - \overset{\simeq -2\frac{mV}{K}}{\frac{\partial V_{BE1}}{\partial T}}\right)$$

$$\underset{\text{مشابه باشند}}{\underline{\underline{\text{اگر ترانزیستورها}}}} \quad \frac{1}{R_E}\left(\frac{\partial V_z}{\partial T} + \frac{\partial V_{BE}}{\partial T}\right)$$

دو مشتق مختلف العلامه هستند $\left(\frac{\partial V_{BE}}{\partial T} < 0 \ , \ \frac{\partial V_z}{\partial T} > 0\right)$ پس پایداری بیشتر می‌گردد.



$$V_B = V_z + \frac{R_1 + R_2}{R_2} V_{BE} = V_{BE_1} + R_E I_c$$

با انتخاب مناسب ضریب $\left(1 + \frac{R_1}{R_2}\right)$ می‌توانیم حساسیت را بطور یکی حذف کنیم

ترانزیستورهای مشابه

$$I_c = \frac{1}{R_E}\left(V_z + \left(\cancel{1} + \frac{R_1}{R_2}\right)V_{BE} - \cancel{V_{BE}}\right)$$

$$\Rightarrow \frac{\partial I_c}{\partial T} = \frac{1}{R_E}\left(\frac{\partial V_z}{\partial T} + \frac{R_1}{R_2}\frac{\partial V_{BE}}{\partial T}\right)$$

$I' < I \Rightarrow$ برای روشن شدن ترانزیستور

اگر زنر با تغییرات $2.5\frac{mV}{K}$ و بیس امیتر با تغییرات $-2\frac{mV}{K}$ تغییر کند آنگاه با انتخاب $\frac{R_1}{R_2} = \frac{2.5}{2} = \frac{5}{4}$ می‌توانیم حساسیت را از بین ببریم.

PAPCO
www.iran-ieee.com

اگر خیلی R_E را زیاد کنیم آنگاه ولتاژ کلکتور بالا رفته و در نتیجه ماکزیمم ولتاژ روی بار را تغییر می دهد ما همواره می خواهیم ولتاژ کلکتور در حداقل مقدار خود را داشته باشیم.

$V_{o,min} \geq IR_E + V_{CE,sat}$ ← با توجه به رابطه $R_L = \frac{V_{cc} - V_o}{I_C}$ اگر $V_{o,min}$ بزرگ شود آنگاه R_L محدود می شود.

در BJT علت افزایش جریان به دلیل افزایش دما عبارتست از:

BJT $T\uparrow$ $V_{BE}\downarrow$ $I_C\uparrow$

$T\uparrow$ $\beta\uparrow$ $I_C\uparrow$

در هر جبسی با افزایش دما مقاومت زیاد می شود.

بنابراین در FET ها دو عامل همگیر را خنثی می کنند

MOSFET $T\uparrow$ $R_{ch}\uparrow$ $I_D\downarrow$

JFET $T\uparrow$ Space-charge $\downarrow$ $I_D\uparrow$



عرض Space-charge

نمی توانیم برای هر منبع جریان کارهای فوق را انجام دهیم. معمولاً یک منبع به صورت فوق ساخته شده و سایر ترانزیستورها از آن استفاده می کنند.



$$I_{C1} = I_S\left(e^{\frac{V_{BE}}{V_T}} - 1\right)\left(1 + \frac{V_{CE,1}}{V_A}\right)$$

$V_{CE,1} = 0.1$ ، $V_A \to \infty$

اما در مورد I_{C2} ، $\frac{V_{CE2}}{V_A}$ دیگر قابل صرف نظر کردن نمی باشد.

$$R_o = r_o = \frac{V_A}{I_{CQ}}$$

مقدار R_o معمولاً در حد $4\,k\Omega$ است. این مقدار برای بارهای بزرگتر از $4\,k\Omega$ دیگر مناسب نیست. مثلاً اگر R_L بین $1\,k\Omega$ تا $10\,k\Omega$ تغییر کند، قطعاً i_L نیز تغییر خواهد کرد.



اگر: $10\,k\Omega < R_L < 1^k \Rightarrow i_L \simeq i_C$

www.iran-ieee.com

بنابراین منبع فوق فقط برای بارهایی مناسب است که با نسبت r_o کوچک باشد.



$$I_L = I_C = \frac{V_{CC} - V_{BE}}{R + R_E}$$

$$R_o = r_o + R_E \frac{g_m r_o}{1 + \frac{g_m r_o}{\beta}}$$

با این تغییر کوچک در مقدار مقاومت خروجی چند برابر شد

R_E را نمی‌توانیم خیلی زیاد کنیم زیرا در اینصورت $V_{o,min}$ کم خواهد شد و باعث محدود شدن باری گردد

$$V_{o,min} \geq R_E I_L + V_{CE,sat}$$

اگر بخواهیم جریان بار کوچک باشد باید R را بزرگ کنیم.

یک راه برای ایجاد جریان های کم این است که R_E مربوط به ترانزیستور 1 را حذف کنیم.



$$V_{BE1} = V_{BE2} + R_E I_L$$

$$\left.\begin{aligned} I_{C1} &= I_{S1}\left(e^{\frac{V_{BE1}}{V_T}} - 1\right) \\ I_C &= I_{S2}\left(e^{\frac{V_{BE2}}{V_T}} - 1\right) \end{aligned}\right\} \Rightarrow \frac{I_{C2}}{I_{C1}} = \frac{e^{\frac{V_{BE2}}{V_T}}}{e^{\frac{V_{BE1}}{V_T}}} = e^{\frac{V_{BE2} - V_{BE1}}{V_T}}$$

$$\Longrightarrow \frac{I_{C2}}{I_{C1}} = e^{\frac{V_{BE2} - V_{BE2} - R_E I_L}{V_T}} = e^{-\frac{R_E I_L}{V_T}}$$

حال با انتخاب مناسب R_E می‌توانیم هر جریان کوچکتری از جریان ref را تولید کنیم.
چون R_E در توان است با R_E کوچکی می‌توان جریان‌های بسیار کوچکی ایجاد کرد

PAPCO
www.iran-ieee.com



$$V_{BE1} = V_{BE2} + R_E I_0$$

$$I_{C1} = I_{S1} e^{\frac{V_{BE1}}{V_T}} \quad , \quad I_{C2} = I_{S2} e^{\frac{V_{BE2}}{V_T}}$$

$$V_T \ln \frac{I_{C1}}{I_{S1}} - V_T \ln \frac{I_{C2}}{I_{S2}} = R_E I_{C2}$$

$$I_{C1} = 0.53\ mA$$

$$V_T \ln \frac{I_{C1}}{I_{S1}} \times \frac{I_{S2}}{I_{C2}} = R_E I_{C2}$$

اشکال مدار:

با توجه به اینکه گفتیم RE کوچک است پس مقاومت خروجی نیز کوچک خواهد بود.

اصلاح مدار: مقاومت خروجی مدار مقابل بسیار بالاتر از مدار بالاست و همچنین حداقل ولتاژ خروجی خیلی تغییر نمی کند.



$$V_{O,min} = 2V_{BE} - 0.5 \simeq 1$$

بنابراین محدوده مقاومت خروجی نیز تغییر زیادی نکرده و محدودیت در بار ایجاد نمی شود.

www.iran-ieee.com

تقویت کننده های تفاضلی :



این تقویت کننده ها تفاضل سیگنال های ورودی را تقویت می کنند.

درصورتی که تفاضل سیگنال های ورودی صفر باشد، آنگاه خروجی صفر است.

این تقویت کننده در جاهایی که منبع نویز دسترسی داریم قابل استفاده می باشد. مثلاً در مهندسی پزشکی منابع نویز قابل دسترسی است.

در همه ی تقویت کننده ها بهره ی نویز بیشتر است زیرا خود تقویت کننده نیز نویز ایجاد می کند. اگر یک تقویت کننده ی تفاضلی قرار دهیم که یکی روی قلب بوده و $V_s + V_n$ را بگیرد و دیگری را در محیط قرار دهیم تا V_n را احساس کند و اختلاف را تقویت کنیم، آنگاه در خروجی نویزها همدیگر را از بین برده و سیگنال اصلی را خواهیم داشت.

درصورتی که منبع نویز مشخص نباشد آنگاه استفاده از تقویت کننده ی تفاضلی امکان دارد نویز را در خروجی افزایش دهد.

به طور کلی می توان یک تقویت کننده ی اختلاف را به صورت زیر تحلیل کرد:

* همه تقویت کننده های اختلاف با مجموع دو سیگنال نیز حساسند یعنی در دو حالت (۱۰۰۰،۱۰۰۱) و (۰،۱) خروجی ها اندکی متفاوت هستند

$$V_o = A(V_1 - V_2) + A'(V_1 + V_2)$$

$$\Rightarrow V_o = \underset{\text{differential mode}}{A_d}\overbrace{(V_1 - V_2)}^{V_d} + \underset{\text{common mode}}{A_c}\overbrace{\left(\frac{V_1 + V_2}{2}\right)}^{V_c}$$

در همه تقویت کننده های تفاضلی می خواهیم A_d بیشترین مقدار و A_c نیز کمترین مقدار ممکن را داشته باشد.

ضریب شایستگی برای این تقویت کننده ها به صورت

$$CMRR = FOM = \frac{A_d}{A_c}$$

www.iran-ieee.com

$$\begin{cases} v_1 = 1\ mv \\ v_2 = -1\ mv \end{cases} \Rightarrow A_d = \frac{v_o}{2} \qquad \begin{cases} v_1 = 1\ mv \\ v_2 = 1\ mv \end{cases} \Rightarrow A_c = v_o$$

بنابراین با ورودی های خاصی می توان بهره های A_c و A_d را بدست آورد.

مدارهای تقویت کننده ی اختلاف:



I را با استفاده از یک ترانزیستور دیگر ساخته ایم.

$v_1 = v_2 = A^{v}$ ⇒ جریان هردو ترانزیستور $\xrightarrow[\text{های مشابه } R_C]{\text{با فرض ترانزیستورها و}}$ $I/2$

$$v_o = V_{CC} - \frac{R_C I}{2}$$

بنابراین خروجی به مقادیر v_1 و v_2 بستگی ندارد

$$\begin{matrix} v_1 = 1^{v} \\ v_2 = 0^{v} \end{matrix} \Rightarrow v_{E1} = v_{E2} = 0.3^{v} \Rightarrow Q_2 \text{ قطع} \Rightarrow v_o = V_{CC}$$

چون در این حالت کل I از سمت چپ عبور کرده است

$$v_o' = V_{CC} - R_C I$$

$$v_o'' = R_C I \quad (v_o'' = v_o - v_o' = V_{CC} - (V_{CC} - R_C I) = R_C I)$$

بنابراین در مدار فوق با فرض ترانزیستورهای مشابه خروجی مستقل از مجموع دو ورودی است.

روابط فوق با فرض عدم خروج از محدوده خطی می باشد.

www.iran-ieee.com



یک راه تحلیل استفاده از مدار معادل سیگنال کوچک است.

راه های دیگری نیز برای تحلیل این نوع مدارها استفاده کرد.

یکی از مدل ها مدل نیم می باشد. یکبار فرض می کنیم بین دو ورودی اختلاف V_1 و V_2 را داریم و A_d را بدست آوریم سپس $\frac{V_1+V_2}{2}$ را بین دو ورودی قرار داده و A_c را بدست آوریم.

← اگر مدل را تحلیل کنیم آنگاه می توان A_d را بدست آورد

با KCL در نقطه A می بینیم که در حالت ac هیچ جریانی از $2r_{EE}$ عبور نمی کند و در نتیجه ولتاژ ac امیتر صفر خواهد بود. بنابراین امیتر را در حالت ac زمین می کنیم.



پس مدار مقابل را خواهیم داشت:

جریان DC ترانزیستور r_π و r_e را تعیین می کند.

$$\frac{V_o}{-\frac{V_d}{2}} = -g_m R_C \Rightarrow \frac{V_o}{V_d} = \frac{g_m R_C}{2} = A_d$$



* در ساختار مقابل حداکثر ولتاژ ورودی برابر با $V_{13max} = \frac{V_T}{2} = 13^{mV}$ مقدار فوق با قبول 10٪ احتیاج می باشد.

اگر در مدار فوق V_o را از سمت چپ بگیریم آنگاه A_d منفی خواهد بود.

V_o: $V_1 \uparrow$ $I_1 \uparrow$ $I_2 \downarrow$ $V_o = V_{CC} - R_C I_2 \uparrow \Rightarrow$ ولتاژ خروجی همفاز با V_1 است

ولتاژ خروجی V_o' همفاز با V_2 است

جریان های I_1 و I_2 به ولتاژهای ورودی بستگی دارند و اگر از اثر ارلی بگذریم، آنگاه با حذف R_C در یک طرف جریان آن طرف عوض نمی شود اما اگر اثر ارلی داشته باشیم آنگاه:

$$I_1 = I_{S1} e^{\frac{V_{BE}}{V_T}} \left(1 + \frac{V_{CE}}{V_A}\right) \longrightarrow \begin{cases} V_{CE1} = V_{CC} & \text{حذف } R_C \\ V_{CE2} = V_{CC} - \frac{R_C I}{2} \end{cases}$$

PAPCO
www.iran-ieee.com



رفتار متابل را برای ترانزیستورهای مورد استفاده خود داریم.
فرکانسی که در آن $\beta=1$ می‌شود را فرکانس قطع می‌گویند.

تغییرات β = { 4 dB/oct ، 10 dB/dec }

علت:

در ترانزیستور سه منطقه داریم عرض ناحیه بیس خیلی کوچک است امیتر صد برابر بیس و کلکتور ده برابر امیتر است اما زمان عبور سیگنال بیش از همه عرض بیس بستگی دارد. زیرا در دو طرف بیس دو خازن داریم و این خازن‌ها باید شارژ شوند سپس سیگنال عبور کند. همچنین در داخل بیس میدانی وجود ندارد که در بیس حامل‌ها را هدایت کند. این حامل‌ها با توجه به خاصیت نفوذ به ناحیه‌ای می‌روند که در آنجا از حامل‌های همنوع آنها نباشد و این یعنی به سمت کلکتور می‌روند.

۸	۸

در کلکتور نیز میدانی این حامل‌ها را جمع می‌کند. با توجه به میدان موجود در امیتر و کلکتور سرعت عبور در این دو ناحیه بسیار سریع است. بنابراین عوامل محدود کننده‌ی سرعت خازن بین بیس و امیتر (C_π) است.

حال اگر فرکانس بالا رود در نیم سیکل مثبت امکان دارد قبل از عبور سیگنال سیکل عوض شده و انتهای سیگنال نتواند عبور کند.



در فرکانس‌های بالا $C_\pi \to 0$ و اصولاً تقویتی نداریم.

www.iran-ieee.com

یک تقویت‌کننده ممکن است در فرکانس های مختلف بهره‌ی مختلفی داشته و بهره نیز تغییرات وسیعی دارد
باید یک سعی می‌کنیم بهره را با فید یک تقریباً ثابت کنیم.

چون می‌خواهیم بهره را در بازه‌ی بسیار وسیعی از f نشان دهیم
باید از سیستمی استفاده کنیم که بتوان این بازه‌ی وسیع را در ابعاد کوچک
نشان داد.

همچنین در مورد توان نیز این مشکل را داریم.
پس دگاریتم می‌گیریم تا بتوان در رنج وسیعی از تغییرات خروجی را مشاهده کرد.

این دگاریتم گرفتن را با صورت مقابل انجام می‌دهیم:

$10 \log P^{(W)} = dBW$

آزمایشگاه بل

$10 \log P^{(mW)} = dBm$

$P = 1\,mW \longrightarrow$ برحسب $dBm = 0\ dBm \rightarrow$ در واحد dBm مقدار دارد.

$P = 2\,mW \longrightarrow$ برحسب $dBm = 3\ dBm$

$P = 3\,mW \longrightarrow$ " $= 4.7\ dBm$

$$\left.\begin{array}{l} 6\,mW \\ \log ab = \log a + \log b \end{array}\right\} \Rightarrow \text{برحسب } dBm\ 6\,mW = 10\log 2 + 10\log 3 = 7.7\ dBm$$

$$\left.\begin{array}{l} 50\,mW = \frac{100}{2}\,mW \\ \log \frac{a}{b} = \log a - \log b \end{array}\right\} \Rightarrow \text{برحسب } dBm\ 50\,mW = 10\log 100 - 10\log 2 = 17\ dBm$$

$$\left.\begin{array}{l} \text{بهره برحسب دسی بل} = 10\log(\text{بهره}) \\ \text{بهره} = 100 \end{array}\right\} \Rightarrow \text{بهره برحسب } dB = 20\ dB$$

پس می‌توان هر مقداری را به تفکیک آن به اعداد یک رقمی و سپس تبدیل (دگاریتم) حاصلضرب به مجموع دگاریتم‌ها
مقدار را برحسب dB بیان کنیم



$\equiv 64\,dB$

PAPCO
www.iran-ieee.com

در سیستم dB اعداد منفی نیز معنی دارند

$0\ dBW = 30\ dBm$

$$G = \frac{P_o}{P_i} = \frac{\frac{V_o^2}{R_L}}{\frac{V_s^2}{R_s}} = \left(\frac{V_o}{V_s}\right)^2 \frac{R_s}{R_L}$$

در فرکانس های بالا معمولاً $R_s = R_L$ است اما اگر برابر نباشند باید مقادیر آنها را در رابطه ی فوق گذاشت

$$\xrightarrow{R_s=R_L} \log G = 2 \log \frac{V_o}{V_s} \Longrightarrow 10 \log G = 20 \log \frac{V_o}{V_s}$$

اگر $\frac{V_o}{V_s} = 2$ باشد آنگاه داریم:

$$10 \log G = 20 \log 2 = 6\ dB$$

$\frac{6dB}{oct} \rightarrow$ یعنی اگر فرکانس دو برابر شود بهره نصف می شود.

dB به $2f_0$ بهره در $= A = 44\ dB$

dB به f_0 بهره در $= B = 70\ dB$

$oct \leftarrow$ دو برابر

$dec \leftarrow$ ده برابر

$V_o = V_i = 1\ \mu V \Rightarrow 10 \log G = 20 \log 1 = 0\ dB\mu$

$1\ V = 120\ dB\mu$

با داشتن مقادیر مقابل می توانیم معادل dB هر مقداری را حساب کنیم

$1\ mW \equiv 0\ dBm$

$2\ mW \equiv 3\ dBm$

$4\ mW \equiv 7\ dBm$

$10\ mW \equiv 10\ dBm$

www.iran-ieee.com

$1^{W} = ۳۰\ dBm$

$۵۰۰^{mW} = ۲۷\ dBm \qquad \frac{۱۰۰۰^{mW}}{۲} = ۳۰ - ۳ = ۲۷$

$۱۰^{W} = ۴۰\ dBm$

$۱۶^{W} = ۴۲\ dBm = ۴\log ۲ + ۳۰ = ۴۲\ dBm$



* $۱۰\ dBm + ۱۰\ dBm = ۱۳\ dBm$

$۱۰۰\ dBm + ۵\ dBm \simeq ۱۰۰\ dBm$

$P_o = P_i G_1 G_2 G_3 \Rightarrow ۱۰ \log P_o = ۱۰ \log P_i + ۱۰ \log G_1 + ۱۰ \log G_2 + ۱۰ \log G_3$

* dB با dB جمع نمی‌شود.



تقویت‌کننده‌های تفاضلی:

همانطور که دیدیم اگر خروجی را دو پایانه‌ای در نظر می‌گرفتیم و ترانزیستورها و مقاومت‌ها نیز ایده‌آل می‌بودند، آنگاه $A_c = 0$.

برای افزایش شباهت رفتار تقویت‌کننده‌ها یک مقاومت در امیتر ترانزیستورها قرار می‌دادیم.



با اینکار مقداری بهره کم می‌شود که این کمبود بهره را با افزایش یک طبقه دیگر رفع می‌کنیم.

R_L امپدانس ورودی تقویت‌کننده‌ای می‌تواند باشد که در طبقه بعد قرار گرفته است.

PAPCO
www.iran-ieee.com

برای تحلیل می‌توان از مدل نیم استفاده کرد

V_{o1} و V_{o2} ترینی‌ی هم می‌باشند (این را برای ac می‌گوییم وگرنه در dc ولتاژ دو نقطه برابر است)

حال فرض کنیم R_L را به دو نیم تقسیم می‌کنیم وسط این دو مقاومت برای ac زمین است



$$A_d = \frac{1}{2} g_m R_C \| R_L/2$$

$$A_d = g_m R_C \| R_L/2$$

$$A_c = 0$$

برای بهره‌ی حالت مشترک نیز داریم:

$$\Rightarrow A_C = \frac{-R_C \| R_L/2}{2R_{EE}}$$

www.iran-ieee.com



دیفرانسیل باجای v_1 ، $v_d = v_1 - v_2$ می‌گذاریم و مقاومت ورودی $R_{id} = \frac{v_d}{i_d}$ را محاسبه می‌کنیم.

$$R_{id} = \frac{v_{be1} + v_{be2}}{i_{b1}} = \frac{v_{be1}}{i_{b1}} + \frac{v_{eb2}}{i_{b1}}$$

$$= r_{\pi 1} + \frac{-v_{be2}}{-i_{b1}} = 2r_\pi$$

حال مقاومت‌های امیتر را در هر دو سمت قرار می‌دهیم.

$$v_d = v_{be1} + R_e i_{e1} - i_{e2} R_e + v_{eb2}$$

$$Z_i = \frac{v_d}{i_{b1}} = r_{\pi 1} + (\beta+1)R_e + (\beta+1)R_e + r_{\pi 2} \Rightarrow Z_i = 2r_\pi + 2(\beta+1)R_e$$

اگر یکی از Re ها باشد، آنگاه خواهیم داشت:

$$Z_i = 2r_\pi + (\beta+1)R_e$$

حال درحالتی که Common mode امپدانس ورودی را بررسی می‌کنیم:



$$Z_{ic} = \frac{V_c}{2i_b} = \frac{r_\pi i_b + 2i_c R_{EE}}{2i_b} = \frac{r_\pi}{2} + (\beta+1)R_{EE}$$

اگر منبع جریان ایده‌آل باشد آنگاه امپدانس ورودی درحالت Common mode بینهایت می‌شود.

امپدانس ورودی مشابه سایر تقویت‌کننده‌ها به بار بستگی ندارد

اگر مقاومت خروجی ترانزیستور نیز داشتیم، آنگاه مدار معادل را گذاشته و سیگنال کوچک را حل می‌کنیم.

PAPCO
www.iran-ieee.com



$$A_d = \frac{v_o}{v_1 - v_2} = \frac{1}{2} g_m R_C$$

$$A_c = \frac{R_C}{r_e + 2R_{EE}}$$

برای بزرگ شدن A_d باید R_C را بزرگ کنیم اما محدودیتی در مدار R_C داریم زیرا افزایش آن ترانزیستور را با سمت اشباع می برد.

$$V_{EE} = R_{EE} I + V_{EB} + \frac{I}{2\beta} R_B \Rightarrow I = \frac{V_{EE} - V_{EB}}{R_{EE} + \frac{I}{2\beta}}$$

برای افزایش بهره ی A_d باید I را زیاد کنیم

$$V_{CE} = V_{CC} - \frac{I}{2} R_C + 0.1V \Rightarrow$$

بنابراین با زیاد شدن I، باز هم با سمت اشباع ترانزیستور می رویم.

راه حل اینست که ولتاژ باتری را بالا ببریم تا از اشباع شدن ترانزیستورها جلوگیری کنیم.

$$V_{CC} = 9^V, \quad I = 2^{mA} \Rightarrow V_{CE} = 9 + 0.1 - R_C \Rightarrow R_{C,max}\Big|_{V_{CE,sat}=0.2} = 6.5^{k\Omega}$$

برای رفع مشکل فوق از مقاومت کلکتور استفاده می کنیم.



مدل نیم



چون مقاومت کلکتور قرار داده شده دارای امپدانس بزرگی است باید امپدانس خروجی خود ترانزیستور را نیز در نظر بگیریم.

$$A_d = \frac{1}{2} \frac{r_{o4} \| r_{o2}}{r_{e2}} = \frac{\frac{1}{2} r_{o2}}{2 r_{e2}} = \frac{r_{o2}}{4 r_{e2}}$$



جریان کلکتور ترانزیستورهای Q_1 و Q_2 با توجه به روی های طرای ۱۸۰° اختلاف، ۱۸۰° اختلاف دارند.

Q_3 و Q_4 تقارن آینه ای داشته و در نتیجه جریان بایاس برابر دارند.

$$\left.\begin{aligned} i_{c2} &= -g_m \frac{v_d}{2} \\ i_{c1} &= g_m \frac{v_d}{2} \\ i_{c4} &= g_m \frac{v_d}{2} \\ i_{c3} &= g_m \frac{v_d}{2} \end{aligned}\right\} \Rightarrow i_{cL} = i_{c3} - i_{c2} = g_m v_d \Rightarrow v_L = g_m v_d R_L \Rightarrow \frac{v_L}{v_d} = g_m R_L$$

PAPCO
www.iran-ieee.com

اگر R_L نباشد آنگاه V_o ترانزیستورها به عنوان بار قرار می‌گیرند و باری به صورت مقابل خواهیم داشت:



$$\Rightarrow A_d = \frac{V_L}{V_d} = g_m r_{o4} // r_{o2} = g_m \frac{r_o}{2}$$

این مقاومت‌ها همواره وجود دارند و اگر در حضور R_L بزرگ بخواهیم مدار را بررسی کنیم باید بار را $r_{o2} // r_{o4} // R_L$ در نظر بگیریم.



$$I_{E1} = I_{S1} e^{\frac{V_{BE1}}{V_T}}$$

$$I_{E2} = I_{S2} e^{\frac{V_{BE2}}{V_T}}$$

ترانزیستورها تکنولوژی مشترک دارند $\Rightarrow \frac{I_{E1}}{I_{E2}} = e^{\frac{V_{BE1} - V_{BE2}}{V_T}}$

$$\Rightarrow \frac{I_{E1}}{I_{E1} + I_{E2}} = \frac{e^{\frac{V_{BE1} - V_{BE2}}{V_T}}}{1 + e^{\frac{V_{BE1} - V_{BE2}}{V_T}}}$$

$$V_{BE1} - V_{BE2} = V_{B_1E} - V_{B_2E} = V_{B_1B_2} = V_d$$

$$\Rightarrow \frac{I_{E1}}{I} = \frac{e^{\frac{V_d}{V_T}}}{1 + e^{\frac{V_d}{V_T}}} = \frac{1}{e^{-\frac{V_d}{V_T}} + 1}$$

حال می‌خواهیم تغییرات I_{E1} را نسبت به V_d رسم کنیم.



$V_d = 0 \Rightarrow I_{E1} = I/2 \Rightarrow I_{E2} = I - I_{E1} = \frac{I}{2}$

$V_d = 25^{mV} \Rightarrow I_{E1} = \frac{I}{1+e^{-1}} \simeq 0.7I$

$V_d = 50^{mV} \Rightarrow I_{E1} = 0.85I$

$V_d = 100^{mV} \Rightarrow I_{E1} = 0.98I$

$V_d = -25^{mV} \Rightarrow I_{E1} =$

در یک محدوده‌ی خاص رفتار تقریباً خطی است و آن بازه‌ی $-25^{mV} < V_d < 25^{mV}$ می‌باشد.

در یک ترانزیستور گفتیم که برای اینکه رفتار خطی داشته باشیم باید $|V_{BE}| < 13^{mV}$ باشد اما در حالت فوق که از دو ترانزیستور استفاده کردیم دیدیم $|V_d| < 25^{mV}$ باید برقرار باشد و این یعنی بازه‌ی تقریب خطی افزایش یافته است. وقتی از تقویت کننده‌ی دیفرانسیل استفاده می‌کنیم حتماً در ناحیه خطی قرار داریم.

www.iran-ieee.com

رگولاتورهای ولتاژ:



ولتاژ روی خازن به دلایل مختلفی امکان تغییر دارد
یکی از این دلایل تغییر ولتاژ برق شهر است و این در خیلی از دستگاه ها مضر است
یکی دیگر از دلایل مقاومتی است که با عنوان بار به مدار وارد می شود.
عامل دیگر تغییر ولتاژ dc، دما است با افزایش دما مقاومت های اهمی زیاد شده و تلفات افزایش می یابد در نتیجه ولتاژ کم می شود.

$$\Delta V_o = \overbrace{\frac{\partial V_o}{\partial V_i}}^{S_i} \Delta V_i$$

$$+$$

$$\Delta V_o = \overbrace{\frac{\partial V_o}{\partial T}}^{S_T} \Delta T$$

$$+$$

$$\Delta V_o = \underbrace{\frac{\partial V_o}{\partial I_L}}_{R_o} \Delta I_L$$

هرچه $\frac{\partial V_o}{\partial V_i}$ کوچکتر باشد، حساسیت کمتر است و تأثیر V_i کم می شود.

$$\Rightarrow \Delta V_o = S_i \Delta V_i + S_T \Delta T + R_o \Delta I_L$$

برای پایداری بیشتر مدار، از ساختار مقابل استفاده می کنیم.



با تغییر I مثلاً زیاد شدن آن جریان زنر کم می شود و برعکس و با عبارت دیگر جریانی که از R_c می گذرد ثابت بوده و به بار بستگی ندارد. اگر زنر ایده آل باشد یعنی مشخصه ای مشابه مقابل داشته باشد می توانیم بگوییم ولتاژ کاملاً ثابت شده است. اما در عمل زنر مشخصه غیرایده آل دارد



$$r_Z = \frac{\Delta V_Z}{\Delta I_Z}$$

زنرها معمولاً در محدوده ی ۳-۶ ولت مقاومت کم و تقریباً ثابتی دارند.
بنابراین ترجیح داده می شود برای تثبیت ولتاژ خارج از بازه ی ۳-۶ از چند زنر استفاده می شود اما برای کمتر از بازه کاری نمی توان کرد.



* مسأله V_{BE} دو ترانزیستور متفاوت های ۰/۷ و ۰/۶۷۵ با ازای جریان های برابر است. حال ولتاژی ۰/۸ ولتی در ورودی ترانزیستورها می گذاریم. برای اینکه اختلاف جریان با کمتر از ۰/۰۵ برابر باشد R_e را حساب کنید؟

www.iran-ieee.com



انتخاب زنر به دو پارامتر بستگی دارد.

۱) V_Z

۲) $P_Z(I_Z)$



مثلاً اگر بخواهیم ولتاژ 6V و $I_{Lmax}=1A$ و $I_{L,min}=100mA$ باشد باید:

فرض می‌کنیم $I_{Zmin}=5mA$

و جریان زنر نیز نباید از 5mA کمتر گردد پس باید جریان 105mA بگذرد. وقتی ماکسیمم جریان از بار می‌گذرد باید از زنر 5mA بگذرد و وقتی جریان می‌نیمم از بار می‌گذرد باز هم 105mA میلی آمپر از مقاومت Rc می‌گذرد پس زنر باید بتواند $I_{Zmax}=I_c-I_{Lmin}=905mA$ را تحمل کند.

$$R_c=\frac{1V}{105mA}=1\Omega \Rightarrow P_{Rc}=1W$$

با فرض اینکه مقاومت دینامیک زنر $r_Z=3\Omega$ می‌خواهیم تغییرات ولتاژ خروجی را برای جریان‌های مختلف بار حساب کنیم.

$$I_{Zmax}=905mA \Rightarrow V_0=V_Z+r_Z\times 905mA\simeq 6.2V$$

هرگاه جریان خروجی کم شود ولتاژ خروجی زیاد می‌شود وقتی جریان خروجی 1A باشد داریم

$$I_Z=5mA \Rightarrow V_0=V_Z+r_Z\times 5mA\simeq 6V$$

بنابراین وقتی حداکثر جریان بار را داریم ولتاژ روی r_Z کمترین مقدار خود را دارد.

$$\Delta V_{out}=\Delta I_L\times R_Z$$

بنابراین برای داشتن ولتاژی پایدار باید زنری انتخاب کنیم که حداقل مقاومت دینامیک را داشته باشد و زنرهای بین 6-3 ولتی این خاصیت را دارند به همین دلیل برای تأمین ولتاژ 12 ولتی بهتر است دو زنر 6 ولتی را قرار دهیم تا مقاومت دینامیک کمتری داشته باشیم



حال فرض کنیم جریان بار ثابت و ولتاژ ورودی تغییر کند.

در این حالت با فرض جریان بار ثابت 1 آمپری اگر 0.7 تغییر در ورودی 7 ولتی داشته باشیم داریم:

$$I_c'=\frac{7.7-6}{1\Omega}=1.7A$$

بنابراین 0.7 آمپر به داخل زنر می‌رود و تلفات 2.1 ولتی ایجاد کرده و خروجی 6.21 ولت می‌شود اگر ورودی کاهش پیدا کند می‌توان به حدی رسید که جریان R_c آنقدر کم شود که دیگر نتواند جریان مورد نیاز بار را تحویل بدهد.

www.iran-ieee.com

جریان بار در حالت حداقلی صفر می شود و جریان زنر مکمل جریان بار است یعنی وقتی یکی ماکسیمم است دیگری می نیمم است

عیب ها

زنری باید انتخاب کنیم که جریان ماکسیمم آن خیلی بالاست و در نتیجه تلفات ما زیاد می شود روی زنر را خواهیم داشت و در نتیجه ولتاژ دو سر مجموعه زنر بالا می رود در حالیکه ما می خواهیم ولتاژ خروجی ثابت باشد هرچه تغییرات جریان زنر بیشتر باشد ۵٪ نیز بیشتر خواهد بود و تغییرات جریان زنر به اندازه تغییرات جریان بار است.



منابع تغذیه رگولی شده مقاومت خروجی بزرگی دارند.

کار دیگری که زنر انجام داده اینست که مقاومت خروجی را کم کرده است.

$R_o = 3\Omega$

$R'_o = r_z // 3\Omega \simeq r_z$

اگر $r_z = 0$ بود آنگاه منبع تغذیه ما کاملاً ایده آل بود یعنی هم با تغییر برق شهر و هم با تغییر جریان بار

مثال: یک رگولاتور زنری طراحی کنید که بتواند ولتاژ ۱۲ ولت را برای جریان حداکثر 1^A تأمین نماید. چنانچه مقاومت دینامیک زنر 5Ω باشد تغییرات برق شهر 10% باشد، و تغییر ولتاژ خروجی منبع تغذیه رگوله نشده $4\frac{mV}{^\circ C}$ باشد حداکثر تغییر ولتاژ خروجی را محاسبه کنید. حداکثر دمای قابل تحمل $200^\circ C$ است؟ جریان زنری نیم را 10^{mA} در نظر بگیرید.

iran-ieee.com

اگر بتوانیم باز هم مقاومت خروجی را کمتر از حالتی کنیم که زنر استفاده کردیم می توانیم ولتاژ کاملاً رگولهٔ شده ای بدست آوریم.

از طرف دیگر راندمان مدار قبلی کم است زیرا هنگامی که بار کمترین جریان خود را می کشد از زنر حداکثر جریان عبور می کند و این جریان در r_z تلفات ایجاد می کند

از اینجا به بعد کل مجموعه‌ی مقابل را در داخل یک جعبه نشان می دهیم:



حال ساختار زیر را بررسی می کنیم:



چون جریان کلکتور تابعی از ولتاژ کلکتور-امیتر ترانزیستور فقط باید ترانزیستور در منطقه فعال باشد پس تغییر ولتاژ کلکتور برای ما اهمیتی ندارد

$$R_o' = r_e + \frac{R_o}{\beta+1}$$

در اینجا اصلاً به زنر پرتوان نیازی نداریم. جریان زنر باید جریان بیس را تأمین کند و در حالیکه جریان بیس $\frac{1}{\beta}$ جریان بار است پس ΔI زنر برابر $\frac{\Delta I_L}{\beta}$ می گردد.

$$r_e = \frac{25mv}{I_e} \longrightarrow$$ مقاومتی بسیار کوچک

در این حالت اولاً ولتاژ خروجی را پایدار کردیم و ثانیاً چون توان ترانزیستور از توان زنر کمتر است پس هزینه را نیز کاهش داده ایم.

حال مدار فوق را به صورت زیر تغییر می دهیم:



ولتاژ منبع رگولهٔ نشده بین ترانزیستور و خروجی تقسیم شده و یا عبارتی ترانزیستور بین ورودی و خروجی سری شده است

$$V_{unreg} = V_{CE} + V_o$$

اگر I_L کم شود، V_o کم خواهد شد و در نتیجه چون ولتاژ بیس ثابت است و ولتاژ بیس امیتر زیاد می شود پس ولتاژ امیتر زیاد می شود. از طرف دیگر نیز می توان گفت با افزایش جریان V_{CE} کم می شود و با توجه به رابطه‌ی فوق V_o زیاد می شود و در نتیجه اجازه‌ی تغییر با V_o داده نمی شود. بنابراین مدار نسبت به تغییر I_L عکس العمل نشان داده و نمی گذارد ولتاژ تغییر کند.

$$I_L \downarrow \quad V_o \downarrow \quad V_{BE} \uparrow \quad V_{CE} \downarrow \quad V_o \uparrow$$

PAPCO
www.iran-ieee.com



$V_o \uparrow \quad V_{BE} \downarrow \quad V_{CE} \uparrow \quad V_o \downarrow$

پس اجازه افزایش V_o نیز داده نمی‌شود.

P_{tr} برابر با $V_{CE} \times I_c$ است و برای کاهش هزینه نیاز داریم که V_{CE} را تا حد امکان کوچک کنیم.

چون نزدیک اشباع هستیم $\beta = 100$ و $V_o = 9^V$ و همچنین $I_L = (0, 10^A)$ می‌خواهیم مدار را طراحی کنیم $I_{z,min} = 5^{mA}$ فرض کنید، $r_z = 15^\Omega$ می‌باشد.

$V_z = V_o + V_{BE} = 9 + 0.7V = 9.7V$

جریان عبوری از R_c هم بیس را تغذیه می‌کند و هم زنر را تغذیه می‌کند.

وقتی جریان بار ماکزیمم است I_z باید می‌نیمم باشد. جریان عبوری از بیس در این حالت را بدست می‌آوریم.

$I_{L\,max} = 10^A \longrightarrow I_{B,max} = \frac{10^A}{100} = 100\ mA$

$I_{z,max} = 100^{mA} + 5^{mA} = 105^{mA}$

باید ولتاژ روی R_c را فرض کنیم در اینجا 2^V در نظر می‌گیریم. در این صورت ولتاژ کلکتور و در نتیجه کلکتور را هم می‌توانیم بدست آوریم.

در بعضی موارد نیز ابتدا V_{CE} را در نظر می‌گیریم و با این ترتیب ولتاژ روی R_c را بدست می‌آوریم.

$V_{CE} = 2^V \Rightarrow V_{R_c} = 1.3^V \Rightarrow R_c = \frac{1.3^V}{105\ mA} \cong 13^\Omega$

$I_{z\,max} = 105^{mA}$

$P_z = 9.7 \times 105^{mA} = 980\ mW$

همانطور که می‌بینیم زنر مورد استفاده در اینجا توان مصرفی بسیار کمتری از حالت قبل دارد.

حال $V_{unreg} = V_o + V_{CE} = 8^V$ را بدست می‌آوریم.

ولتاژ unreg حداقل باید ۸ ولت باشد.

$P_{tr} = V_{CE} \times I_{L,max} = 2 \times 10 = 20^W$

پس مدار را طراحی کردیم.

حال می‌خواهیم ۵٪ را بدست آوریم.

www.iran-ieee.com

Subject:
Year. Month. Date. ( )

$\Delta V_Z = 100^{mA} \times 0.5 = 50\ mV$

$\Delta V_o = \Delta V_Z = 50\ mV$

برای کم کردن تغییرات ولتاژ می‌توانیم یک طبقه دیگر اضافه کرده و زوج دارلینگتون را بسازیم



$\Delta I_Z \xrightarrow{\beta_1=\beta_2=100} 1^{mA}\ (4^{mA} \rightarrow 5^{mA}) \Rightarrow \Delta V_Z = 1 \times 0.5 = 0.0005^{V} \simeq 0$

مدار را اگر V_{unreg} دارای ۱۰٪ تغییر باشد مدار قبل را طراحی کنید.

iran-ieee.com



چه بار تغییر کند، چه ولتاژ کوله نشده در هر دو حالت ولتاژ خروجی ثابت است.

یکی از فاکتورهای اصلی تعیین توان ترانزیستور می باشد.

در این وضعیت ولتاژ خروجی ثابت است و این یکی از عیب های این مدار است.

اگر ولتاژ ورودی تغییر کند، V_z ثابت است، در نتیجه جریان R تغییر می کند و این یعنی جریان زنر تغییر می کند و در نتیجه ولتاژ آن تغییر می کند و باعث تغییر ولتاژ خروجی می شود.

در اینجا تغییر جریان زنر $\frac{1}{\beta}$ تغییر جریان بار است، لذا تغییر ولتاژ دو سر زنر از حالت قبل بسیار کمتر است.

در این مدار ترانزیستور گرانترین عنصر است و باید از آن محافظت شود. در ادامه می خواهیم رگولاتور را بهتر بسازیم.

در مدار فوق اگر بخواهیم تغییرات جریان زنر را محدود کنیم از روش زیر استفاده می کنیم.

در اینجا فقط فرض می کنیم اثر بارگذاری را داریم. یعنی I_L تغییر می کند

با توجه به ثابت بودن ولتاژ زنر و ولتاژ ورودی پس ولتاژ مقاومت ثابت و جریان $I_R = I_B + I_Z$ آن ثابت می شود و تغییرات جریان بار باعث تغییر جریان زنر می شود یعنی هرچه I_L کم شود I_B کم شده و در نتیجه I_Z زیاد می شود.

$$I_B = \frac{I_L}{\beta+1} = \frac{I_L}{\beta} \Rightarrow \Delta I_Z = \frac{\Delta I_L}{\beta}$$

$$\Delta V_o = \Delta I_Z r_Z \Rightarrow \Delta V_o = r_Z \frac{\Delta I_L}{\beta}$$

برای کم کردن اثر بارگذاری از ساختار مقابل استفاده می کنیم.



$$I_{B2} = \frac{I_L}{\beta_1 \beta_2}$$

در اینجا تغییرات ولتاژ خروجی را نسبت با تغییر جریان بار خیلی کم کردیم.

حال فرض کنیم ولتاژ ورودی تغییر کند. در این حالت با فرض ولتاژ ثابت، جریان R تغییر کرده و با توجه به کم بودن جریان بیس، این تغییرات با تمامی وارد زنر می شود. بنابراین داریم:

$$\Delta V_o = \Delta I \times r_Z$$

$$\Delta V_o = r_Z \Big(\underbrace{\frac{\Delta I_L}{\beta_1 \beta_2}}_{\text{تغییر ولتاژ خروجی به علت تغییر جریان بار}} + \underbrace{\Delta I}_{\text{تغییر ولتاژ خروجی به علت تغییر ولتاژ کوله نشده}} \Big)$$

PAPCO
www.iran-ieee.com

Subject:
Year. Month. Date. ( )

فرض کنید $\longrightarrow 100\ mA \longrightarrow 2^A$ $\qquad I_{Z,min} = 1\ mA$

$V_o = 12^V$ $\qquad r_Z = 15^\Omega$

$\Delta V_{unreg} = 10\%$



می خواهیم مداری برای مشخصات فوق طراحی کنیم. ترانزیستور Q_1 ترانزیستور قدرت است و β آن کوچک است اما ترانزیستور Q_2، β بزرگی دارد.

وقتی جریان ماکسیمم از بار عبور می کند جریان حداقل زنر باید تأمین شود پس باید R را طوری تعیین کنیم که جریان ۱٫۲ mA همواره از آن بگذرد و ۱ ولت روی آن فرض می کنیم.

اگر ولتاژ روی R را زیاد بگیریم مشکلاتی دیگر خواهیم داشت.

$I_B = \frac{2^A}{50 \times 200} = 0.2\ mA$

$I = 0.2\ mA + 1\ mA = 1.2\ mA$

$V_{i,min} = V_{o,max} + V_{BE1} + V_{BE2} + V_R = 12 + 0.7 + 0.7 + 1 = 14.4^V$

علت تقسیم به 0.9 اینست که در صورت کم شدن 10٪ حداقل ولتاژ تأمین شود.

$V_i = \frac{14.4}{0.9} = 15.7^V$

$V_{L\,max} = 15.7 \times 1.1 = 17.2$

$V_Z = 12 + 0.7 + 0.7 = 13.4^V$

حال جریان ماکسیمم عبوری از زنر را محاسبه می کنیم.

$R = \frac{1^V}{1.2\ mA} = 800^\Omega$

اختلاف حداقل ولتاژ روی R، ۱ ولت است. پس:

انتخاب ترانزیستور:

$$\left.\begin{array}{l} Q_1:\ V_{CE,1,max} = 5.2^V \\ I_{Q_1,max} = I_{L,max} = 2^A \end{array}\right\} \Rightarrow P_{max,Q_1} = 5.2 \times 2 = 10.4^W$$

پس باید برای Q_1 حتماً ترانزیستوری انتخاب کنیم که باید ضریب اطمینان ۲۰٪ یا ۰٫۲ از مقدار 10.4^W بیشتر باشد.

$$\left.\begin{array}{l} Q_2:\ V_{CE,2,max} = 4.5^V \\ I_{Q_2,max} = \frac{2^A}{\beta_1} = 40\ mA \end{array}\right\} \Rightarrow P = 4.5^V \times 40^{mA} = 180^{mW}$$

بنابراین $P_Q < 250^{mW}$ است پس جزو ترانزیستورهای Low power است.

توان زنر را به ازای جریان ماکسیمم زنر حساب می کنیم. این جریان وقتی اتفاق می افتد که جریان بار حداقل باشد.

$$\left.\begin{array}{l} I_L = 100^{mA} \Rightarrow I_{B2} = 0.1\ mA \\ I_{R,max} = \frac{(17.2 - 13.4) = V_{R,max} = 3.8^V}{800^\Omega} = 4.5^{mA} \end{array}\right\} \Rightarrow I_{Z,max} = 4.5^{mA} - 0.1^{mA} \cong 4.5^{mA}$$

$P_Z = V_Z I_{Z,max} = 13.4 \times 4.5 = 65^{mW}$

PAPCO
www.iran-ieee.com

زنر نیز Low power می باشد. در حالت قبل که ترانزیستور نداشتیم آنگاه توان زنر در حدود 24^{W} بود که تغییرات قیمتی فراوانی با یکدیگر دارند.

ΔV_Z / به علت اثر بارگذاری $(100^{mA} \to 2^{A}) = (0.2 - 0.01) \times 2_Z \cong 0.1\ mV$

تغییرات ولتاژ فوق به علت اثر بارگذاری است که در 12^{V}، 0.1^{mV} می باشد.

اثر ناشی از تغییرات برق شهر:

تغییر جریان زنر به علت تغییر ولتاژ برق شهر برابر است با:

ΔI_Z / تغییرات ولتاژ خط $= (4.5 - 1) = 3.5^{mA}$

$$\Delta V_Z = 0.5 \times 3.5^{mA} = 1.75^{mV} \Rightarrow \Delta V_o = \underbrace{0.1^{mV}}_{\text{Loading Effect}} + \underbrace{1.75^{mV}}_{\text{pushing Effect}} = 1.85^{mV}$$

به علت بارگذاری — به علت تغییر برق شهر

در مدار فوق تغییرات دما را در نظر نگرفتیم زیرا ولتاژ بیس امیتر در اثر گرم شدن کم می شود. فرض کنیم در حداکثر جریان خروجی دما به مرز سوختن برسد. علت رسیدن به مرز سوختن در جریان بار حداکثری اینست که مدار را با حداقل هزینه بسازیم.

ترانزیستور Q_1 فقط گرم می شود زیرا توان آن بسیار بیشتر از Q_2 است و می توان گفت Q_2 دمایش ثابت است.

زنر نیز با افزایش دما ولتاژش زیاد می شود اما از آنجایی که زنر نیز جزء عناصر Low Power مدار است تغییر چندانی در دمای آن نداریم.

با افزایش دما ولتاژ بیس امیتر Q_1 کم می شود و به علت ثابت بودن مجموع $V_o + V_{BE,1} + V_{BE,2}$، ولتاژ خروجی زیاد می شود.

ΔV_o / تغییر دما $= (150 - 27)\, 2.2^{mV} \simeq 260^{mV}$

(150: دمای کار ترانزیستور، 27: دمای محیط)

$$\Delta V_o = 0.1^{mV} + 1.75^{mV} + 260^{mV} = 262^{mV}$$

تغییرات ولتاژ زنر در صورت وجود به علت دما، و ولتاژ $V_{BE,1}$ و $V_{BE,2}$ در جهت هم برای کاهش یا افزایش ولتاژ خروجی هستند.

اگر زوج دارلنگتون نمی بود اثر بارگذاری خیلی زیاد می شد.

با ثابت کردن جریان I می توان اثر Pushing را به طور کلی حذف کرد پس به جای مقاومت R از یک ترانزیستور استفاده می کنیم



اگر Q_2 را به گونه ای تنظیم کنیم که ترانزیستور همواره فعال باقی بماند می توانیم I را ثابت کنیم. ولتاژ امیتر کلکتور باید مثبت باشد پس $V_{EC,3} = 1^V$ در نظر می گیریم. ولتاژ ی نیز برای R_E در نظر می گیریم

$$V_{i,unreg,min} = V_2 + \overset{1^V}{V_{EC,3}} + \overset{0.5^V}{V_{RE}}$$

$$R_E = \frac{0.5}{I} = \frac{0.5}{\frac{I_{L,max}}{\beta_1} + I_{z,min}}$$ → شرط هادی بودن زنر در بدترین شرایط

حال R_1 و R_2 را محاسبه می کنیم:

$$V_{R_1} = V_{RE} + V_{EC} = 0.5 + 0.7 = 1.2^V$$

V_1 می بینیم را داریم پس V_{R_2} را محاسبه می کنیم:

می توان به جای R_1 از دو دیود معمولی استفاده کرد. در این صورت داریم:

$$2V_D = V_{EB} + V_{RE} \Rightarrow 2 \times 0.7 = 0.7 + V_{RE} \Rightarrow V_{RE} = 0.7$$

همچنین می توان به جای R_1 از یک زنر استفاده کرد.

این را مسأله گفته که به زنر 1.5^V دسترسی داریم.

$$V_{Z2} = 1.5^V$$

$$V_{RE} = V_{Z2} - 0.7 \Rightarrow V_{RE} = 0.8^V \Rightarrow R_E = \frac{0.8^V}{I}$$

اضافه کردن دیودها یا زنرها تغییرات قیمتی زیادی به ما اعمال نمی کنند اما تغییر ولتاژ به دلیل تغییر ولتاژ خط به کلی از بین می رود.

PAPCO
www.iran-ieee.com

پس با زوج دارلینگتون توانستیم اثر Loading را خنثی کنیم.
با استفاده از منبع جریان نیز توانستیم اثر Pushing را خنثی کنیم.

با توجه به اینکه زنر در ولتاژ پایین مقاومت نسبتاً بالایی دارد، استفاده از دو دیود که مقاومت کمتری دارند بهتر است.

- توان و قیمت به صورت نمایی ارتباط دارند

اگر خروجی زمین شود (اتصال کوتاه در خروجی) آنگاه $V_{CE_1} = V_{unreg,max}$ و با توجه به جریان عبوری احتمال سوختن Q_1 بسیار بالا می‌رود. پس باید اگر به هر دلیلی I_L بالا رود، از ترانزیستور توان حفاظت شود. یکی از این راه‌ها استفاده از فیوز مکانیکی است. راه دیگر استفاده از فیوزهای الکترونیکی به صورت زیر است:

R_p را به گونه‌ای انتخاب می‌کنیم که در محدوده درست جریان دیودها قطع هستند. به محض اینکه جریان از محدوده خود خارج شد باید دیودها عمل کنند.

$$3V_D = V_{BE_2} + V_{BE_1} + V_{R_p} \Rightarrow V_D = V_{R_p} = I_{L,max} \times R_p \Rightarrow R_p = \frac{0.7}{2} = 0.35\,\Omega$$

با افزایش جریان از 2^A، دیودها هادی می‌شوند و ولتاژ را محدود می‌کنند و نمی‌گذارند جریانی بیش از 2^A از ترانزیستور توان عبور کند.

مقدار R_p نباید خیلی زیاد شود زیرا امپدانس خروجی را زیاد می‌کند و این در یک رگولاتور مطلوب نمی‌باشد.





iran-ieee.com

$V_Z = V_{BE} + V_{R_p} + V_o = ۰٫۷ + ۰٫۳۵^{\Omega} \times ۲^{A} + ۱۲ = ۱۳٫۴^{V}$

وقتی حداکثر جریان می‌گذرد باید V_Z را محاسبه کنیم

در این شرایط اگر جریان بار ۱۰۰^{mA} شود داریم: $V_o = V_Z - V_{BE} - R_p \times ۱۰۰^{mA} = ۱۳٫۴ - ۰٫۷ - ۳۵^{mV} = ۱۲٫۶^{V}$

پس $۰٫۶^{V}$ اضافه ولتاژ پیدا کردیم.

پس: اضافه کردن مقاومت کوچکی چون تغییرات جریان آن تغییرات جریان بار است پس تغییراتی زیاد در ولتاژ خروجی ایجاد می‌شود.

www.iran-ieee.com

اگر یک ترانزیستور داشته باشیم معمولاً ترجیح داده می شود که دو دیود قرار دهیم تا مقدار R_p زیاد نگردد زیرا R_p مستقیماً امپدانس خروجی منبع تغذیه را تأمین می کند.

با گذاشتن زنر به جای R_1، آنگاه جریان تأمین کننده جریان بیس و زنر ثابت می شود پس $I_Z + I_B = cte$ با استفاده از زوج دارلینگتون حساسیت نسبت به تغییرات جریان بار را کم می کنیم.



$$I = I_Z + I_{B_T}$$

$$V_o = V_Z + V_{BE1} + V_{BE_T} + V_{R_p}$$

ولتاژ خروجی منبع تغذیه فوق ثابت است درحالیکه ما می خواهیم یک منبع تغذیه با هر ولتاژی را ایجاد کند.

یک راه حل اینست که به جای Z_1، چند زنر قرار داده و کلیدی قرار دهیم که یکی از آنها را انتخاب کند، اما در اینجا نیز ولتاژ تنها می تواند به صورت پله ای تغییر کند و تغییرات پیوسته ندارد. اما آنچه ما می خواهیم تغییر ولتاژ به صورت پیوسته است.

از خروجی بیدبک گرفته و می توان آن را تقویت کرد.



$$V_o = V_A \left(\frac{R_1 + R_2}{R_2} \right)$$

$$= V_Z \left(1 + \frac{R_1}{R_2} \right)$$

مشکل مدار فوق اینست که جریان R_2 و R_1 متفاوت است. برای رفع این مشکل از یک آپ امپ استفاده می کنیم.

www.iran-ieee.com

طراحی مدار برای $V_o=[3,15]$, $I_L=[0,3]$

زنر مورد استفاده را سه ولتی در نظر می‌گیریم

$R_1=0 \Rightarrow V_o=V_Z \Rightarrow V_{o,min}=V_o\big|_{R_1=0}=V_Z \Rightarrow$

$V_{o,max}=V_Z\left(1+\frac{R_1}{R_2}\right)=15 \Rightarrow \frac{R_1}{R_2}=4 \Rightarrow R_1=4R_2$

چون آپ امپ جریان نمی‌کشد پس می‌توان جریان عبوری از R_1 که با R_2 برابر است هر مقداری می‌توانیم بگیریم اما مقدار جریان‌ها خیلی کم باعث مقاومت‌های خیلی بزرگ می‌شود.

پس $I=0.1^{mA}$ در نظر می‌گیریم.

$R_2=\frac{V_Z}{0.1^{mA}}=30^{k\Omega}$ $R_1=120^{k\Omega}$

همانطور که دیدیم مقدار R_1 , R_2 خیلی بزرگ شد اگر برای R محدودیتی بود آنگاه می‌بایست برحسب R ماکسیمم جریان را تعیین کنیم

موقعی جریان ماکزیمم از منبع می‌کشیم باید ولتاژ روی R_P 0.7 باشد پس:

$R_P I_{L,max}=0.7 \Rightarrow R_P=0.35^{\Omega}$

زنر باید همواره هادی باشد. مثلاً گفته می‌شود $I_{Z,min}=1^{mA}$ برای تأمین این جریان از ولتاژ ورودی استفاده می‌کنیم

$V_{BT,max}=V_{BE2}+V_{BE1}+V_{R_P}+V_{out,max}=0.7+0.7+0.7+15=17.1$

با توجه به ولتاژ فوق ترانزیستور Q_3 باید فعال باشد، باید $V_{EC}>0.2$

برای Q_3 ، $V_{EC}=1^{V}$ در نظر می‌گیریم

$KVL\ 1 \Rightarrow V_{RE}=V_Z-V_{BE3}$

حال باید ببینیم Q_3 باید چه جریانی را تأمین کند

$\beta_1=20$, $\beta_2=100$

$I_{B1,max}=\frac{2^{A}}{20\times100}=1\,mA$

جریان خروجی آپ امپ را می‌توانیم صفر در نظر بگیریم پس منبع جریان باید 1^{mA} را تأمین کند.

با فرض اینکه زنر 2^{V} در اختیار داشته مقدار R_E را بدست می‌آوریم.

$V_{RE}=1.3^{V} \Rightarrow R_E=1.3^{k\Omega}$

وقتی جریان خروجی صفر است، باز هم 1^{mA} وجود دارد و این جریان داخل آپ امپ می‌رود پس آپ امپ مورد نیاز آپ امپی Low Power است.

$V_{unreg,min}=17.1+1+1.3=19.4=V_{o,max}+V_{R_P}+V_{BE2}+V_{BE1}+V_{EC}+V_{RE}$

پس ولتاژ ورودی نباید از مقدار فوق بیشتر باشد.

PAPCO
www.iran-ieee.com

اگر برق شهر ۱۰٪ تغییرات داشته باشد آنگاه می نیم را برابر ۱۹٫۴ قرار می دهیم.

$$V_{unreg} = \frac{19.4}{0.9} = 21.4\ V$$

$$V_{unreg,max} = 23.5\ V$$

حال باید توان ترانزیستورها را بررسی کنیم.

$$P_{Q_1,max} \Rightarrow \left.\begin{array}{l} V_{CE,max} = V_{unreg\,max} - V_{o,min} = 23.5 - (3 + 0.7) = 19.8 \\ I_{L\,max} = I_{Q_1,max} \end{array}\right\} \Rightarrow P_{Q_1,max} \simeq 40\ W$$

از اشکال این نوع منبع تغذیه که به آن منبع تغذیه سری نیز می گوییم اینست که ترانزیستوری با توان بالایی خواهد

مدار فوق را باز هم می توان بهبود داد. می توان مدار محافظت را مشابه تقویت کننده های توان در نظر گرفت وقتی که جریان کمتر از دو آمپر بود ترانزیستور Q_4 باید قطع باشد و بیشتر از ۲ آمپر باید ترانزیستور روشن شود. با همان مقدار R_p. برای R_p باعث می شود اصلاً جریانی بیشتر از ۲ آمپر نمی گذرد.

Q_4: Low Power است.

$$P_{Q_4} = I_{Q_4,max} \times V_{Q_4} = 1^{mA} \times (2.1)^V \Rightarrow$$



اشکال مدار فوق نیز اینست که در هنگام جریان حداکثری Q_1 تا مرز دمایی خود بالا می رود. حال جریان را ناگهان صفر می کنیم و این باعث می شود که I_{CO} زیاد شود یعنی باعث می شود حدود 1^{mA} جریان در جهت امیتر به کلکتور از Q_1 عبور می کند و این جریان مجبور است از Q_2 در جهت عکس عبور کند و باعث سوزاندن Q_2 شود.

برای محاسبه R نیز باید از طریق مقابل استفاده کنیم.

$$R = \frac{V_{unreg,min} - V_z}{1^{mA}}$$

www.iran-ieee.com

$$P_{tr} = I_{Lmax}\left(V_{un,max} - V_o - ۰/۷\right)$$

حال اگر در خروجی اتصال کوتاه داشته باشیم، آنگاه P_{tr} خیلی بالا می رود، یعنی $P_t = V_{un,reg,max} I_{Lmax}$ و این قیمت را خیلی بالا می برد. هرچه بتوانیم این توان را کم کنیم از قیمت مدار کاسته ایم.



در اینجا از محدود کننده خاصی استفاده می کنیم.
این محدودکننده Folded current limitter

در این نوع حفاظت، I_{sc} کمتر از I_{Lmax} خواهد بود.



فرض می کنیم I_{Lmax} عبور کرده و ولتاژ خروجی V_o است.

Q_2:

A: $V_B = (V_o + I_{Lm} R_p)\dfrac{R_1}{R_1+R_2}$, $V_E = V_o$ $\Rightarrow V_{BE} = (V_o + I_{Lmax} R_p)\dfrac{R_1}{R_1+R_2} - V_o = ۰/۷$

← در زمان جریان حداکثری باید ۰/۷ شود.

$$I_{Lm} = \frac{V_o\left(\frac{R_2}{R_1+R_2}\right) + ۰/۷}{\frac{R_p R_1}{R_1+R_2}}$$

در این حالت فرض می کنیم خروجی اتصال کوتاه شود، داریم:

$$V_{BE} = \left(۰ + I_{sc} R_p \frac{R_1}{R_1+R_2}\right) - ۰ = ۰/۷$$

$$I_{sc} = \frac{۰/۷}{\frac{R_p R_1}{R_1+R_2}}$$

بنابراین I_{Lmax} به مراتب می تواند از I_{sc} کمتر شود و حتی با انتخاب مناسب R_1 و R_2 به جایی می رسیم که توان در حالت اتصال کوتاه کمتر از توان در حالت بار ماکسیمم شود.

PAPCO
www.iran-ieee.com



$V_Z = V_o - \gamma V$

$\Delta I_Z = \frac{\Delta I_L}{\beta}$

$\Delta V_o = \Delta I_Z r_Z$



در مدار روبرو فقط نوع ترانزیستور عوض شده است.
ترانزیستور PNP را انتخاب کرده می شود.
ΔV_o را مقدار رگولاسیون ولتاژ خروجی می گوییم.



رگولاتور ساده برای تغییر ولتاژ خروجی
ولتاژ ورودی آپ امپ به اندازه ی V_Z است پس $V_o = V_Z(1+\frac{R_2}{R_1})$
کوچکترین تغییرات خروجی به ورودی پیش فیدبک شده و خروجی
کنترل می شود.

$I_L \uparrow \Rightarrow$ V_o می خواهد کم شود زیرا منبع تغذیه یک مقاومت خروجی دارد. $\Rightarrow V_o \downarrow \Rightarrow V_{CE} \downarrow$ ($I_C \uparrow$) $\Rightarrow$ خروجی می خواهد بزرگ شود.



در مدار فوق اگر ولتاژ رگوله نشده تغییر کند ولتاژ زنر نیز تغییر کرده و این تغییرات به خروجی منتقل می شود.
بنابراین اثر Push in دلیل تغییر ولتاژ رگوله نشده را داریم. $\Delta V_o = r_Z \frac{\Delta V_{in}}{R}$

برای حذف اثر فوق به جای R یک منبع جریان می گذاریم.
در مدار مقابل جریان زنر ثابت شده و اثر Push in حذف می شود.
برای حفاظت از ترانزیستور نیز یک محدودکننده جریان قرار
می دهیم



Subject:
Year. Month. Date. ( )

$\Rightarrow I = 10 + 1 = 11^{mA}$

$I_{C2,max} = 11^{mA} \Rightarrow I_{B2,max} = \frac{11}{50} \simeq 0.02^{mA}$

حال اگر I' را ده برابر جریان بیس ۲ ماکزیمم قرار دهیم داریم:

$I' = 0.2^{mA} \Rightarrow R_2 = \frac{10}{0.2} = 50^{k\Omega}$ $\quad R_1 = 75^{k\Omega}$ pot

$V_{i,unreg,min} = V_{o,max} + V_{BE1} + \overset{1^V}{V_{R3}} = 25 + 0.7 + 1 = 26.7V$

$R_3 = \frac{1^V}{11^{mA}} = 100^{\Omega}$

$P_{tr} = (26.7 - 12)\,1 = 14.7^{W}$

برای کامل کردن مدار فوق، R3 را منبع جریان می‌گذاریم دارلینگتون می‌گذاریم و برای ترانزیستور جریان محافظت قرار می‌دهیم.

IC Regulator ها یا ولتاژ ثابت دارند مانند سری ۷۸ که ولتاژ مثبت ایجاد می‌کند.

۷۸ ۰۵ ⟶ ۷۸ ۲۴
ولتاژ

یا سری ۷۹ که ولتاژ های منفی ایجاد می‌کند.

۷۹ ۰۵ ⟶ ۷۹ ۲۴
-۵



در سری ۷۸ برای داشتن ولتاژ پایدار ولتاژ unreg حتماً باید از خروجی ثابت بیشتر باشد.
IC های فوق ثابت هستند و ولتاژ متغیر نمی‌دهند.
همیشه ولتاژ unreg را ۳V از خروجی بیشتر گیریم مشکلی ایجاد نمی‌کند.
این IC ها حداکثر ۱,۵A می‌توانند تحویل بار دهند. این مقدار به ولتاژ خروجی نیز وابسته است
اگر ورودی رگوله نشده برای خروجی ۵V را ۱۰V بگیریم، آنگاه دیگر جریان ۱,۵A را نخواهیم توانست بکشیم.

PAPCO
www.iran-ieee.com

مدار قبل را می توان با دارلینگتون کردن ترانزیستور و همچنین استفاده از یک مقاومت برای حفاظت در مقابل I_{co} استفاده کرد.



در مدار فوق آپ امپ بهره ی فیدبک را زیاد می کند و بنابراین تغییرات ولتاژ را کاملاً محدود می سازد.



در مدار بالا می توان به جای آپ امپ ترانزیستور قرار داد.



$$V_o = V_A\left(1+\frac{R_1}{R_2}\right)$$

$$V_o = (V_Z + 0.7)\left(1+\frac{R_1}{R_2}\right)$$

خواسته: $10-25^V$, $I_L = 0-1^A$, $\beta_{Q_1}=100$, $\beta_{Q_2}=500$

R_4 موقعی که صفر باشد ولتاژ خروجی می نیمم است. پس

$$V_o = V_Z + 0.7 \Rightarrow V_Z = 9.3^V$$

$$V_{omax} = 10\left(1+\frac{R_1}{R_2}\right) \Rightarrow \frac{R_1}{R_2} = 1.5$$

باید براساس حداکثر جریان I_B مقدار R_1 و R_2 را تعیین کنیم.

$$I_{B1,max} = \frac{1^A}{100} = 10^{mA}$$

از مقاومت R_3 هم باید جریان I_{B1} و هم I_{C2} تأمین شود. موقعی که I_{B1} ماکسیمم است I_{C2} را می بینیم

$$I_{C2,min} = 1^{mA}$$

گرفته و آن را 1^{mA} قرار می دهیم.

www.iran-ieee.com



ولتاژ EC مربوط به Q_1 را ۲ در نظر می‌گیریم

$$V_{unreg,min} = V_{out,max} + \underbrace{V_{R_P}}_{\text{حداکثر ۲}} + \underbrace{V_{BE1}}_{\text{۲}} + \underbrace{V_{EC,2}}_{\text{انتخاب}} + V_{RE}$$

اینجا ۲ اگر زنر نگذاریم ۲ برابر V_Z

$$V_{CE,1,max} = V_{unreg,max} - (V_{o,min} + V_{R_P})$$

$$V_o = V_Z\left(1 + \frac{R_1}{R_2}\right) \qquad R_E = \frac{2V_D - V_{EB}}{I} \qquad R = \frac{V_{unreg,min} - V_Z}{1\,mA}$$

$$I = I_{B1,max} = \frac{I_{L,max}}{\beta} \qquad P_{Q_1,max} = V_{CE,1,max} \times I_{L,max}$$

منبع تغذیه موازی:



$$V_o = V_Z + \underbrace{V_{BE}}_{\text{۲}}$$

جریان کلکتور ترانزیستور مکمل جریان بار است.

در اینجا تغییرات جریان زنر برابر با $\frac{I_L}{\beta}$ است.

اگر جریان کلکتور در مدار فوق 1^{mA} باشد جریان زنر $\frac{1}{300}^{mA}$ است و این یعنی زنر در منطقه زنری نیست

R را می‌گذاریم و طوری محاسبه می‌کنیم از زنر همواره $I_{Z,min}$ بگذرد

$$V_Z = V_o - V_{BE}$$

یعنی اگر کولاتور ۶ ولتی بخواهیم زنری ۵٫۳ ولتی انتخاب می‌کنیم.

در مدار فوق باید توان ترانزیستور را محاسبه کنیم.

$$I_L \rightarrow 0 \text{ تا } 100^{mA}$$

$$I_L = 100^{mA} \longrightarrow I_C = 1^{mA}$$

$$I_L = 0^{mA} \longrightarrow I_C = 101^{mA} = I_{Cmax} \cong I_{Lmax}$$

$$P_t = V_o \times I_{Lmax}$$

R را باید طوری محاسبه کنیم که از آن همواره حداقل 1^{mA} بگذرد.

PAPCO
iran-ieee.com

V_o	۵
ΔV_o	۱
output regulation	۴-۲۰ mV ۰٫۱۸<۰٫۲<۰٫۲۲ اگر ترانزیستور مثلاً ۵ باشد آنگاه تغییرات از ۲۰ mV بیشتر نخواهد بود
$I_{L,max}$	۱٫۵A
Dropout voltage	۳V ولتاژ بین ورودی و خروجی

حال اگر بخواهیم جریان بیشتر بگیریم مثلاً ۷۸۱۰ را گرفته‌ایم و خروجی ۱۰V است. رگولاسیون بیشتر از ۲۰mV نخواهد بود. ولتاژ ورودی را نیز باید بیشتر از ۱۲٫۵V بگیریم اگر ۱۵V بگیریم آنگاه قابلیت اطمینان برای خروجی ثابت بیشتر می‌شود ولی جریان خروجی را محدود می‌کنیم. می‌توانیم خروجی را به یک ترانزیستور بدهیم.



در مدار مقابل می‌توانیم جریان بار را زیاد کنیم.

نوع دیگری از IC ها وجود دارد که ولتاژ متغیر تولید می‌کنند.



$$V_o = \frac{R_1+R_2}{R_2} \times 2.2\,V$$

بنابراین با تنظیم R_1 می‌توان ولتاژ خروجی را تنظیم کرد. حداقل ولتاژ خروجی ۲٫۲ است.

از پایه adj جریانی در حدود $10\,\mu A$ می‌گذرد و درست‌تر اینست که بنویسیم $V_o = \frac{R_1+R_2}{R_2} \times 2.2 + R_1 I_{adj}$

در اینجا ولتاژ ورودی باید حداقل ۳V از حداکثر ولتاژ خروجی بیشتر باشد.

فرض کنید می‌خواهیم ولتاژی ۵V بخواهیم تهیه کنیم برای این استفاده حتماً از IC ها با ولتاژ ثابت استفاده می‌کنیم. اگر خروجی بخواهد بین ۱۲-۵V تغییر کند ما نباید طوری مدار را طراحی کنیم که ۳V را هم جواب بدهد زیرا در این صورت تلفات خیلی بالا می‌رود.

iran-ieee.com

Subject:
Year. Month. Date. ( )

در منابع تغذیه با ولتاژ متغیر تلفات خیلی بالاست زیرا مدارهایی که برای بازه ۲۴-۰ طراحی شده گاهی از آن گرفته می‌شود. در این موارد از رگولاتورهای سوئیچینگ استفاده می‌شود. در این رگولاتورها ترانزیستور به عنوان سوئیچ استفاده می‌شود و یا روشن یا خاموش است. یعنی اگر خاموش باشد آنگاه تمام ولتاژ روی ترانزیستور است اما جریانی ندارد و وقتی وصل می‌شود نیز ولتاژ دو سر ترانزیستور صفر است. بنابراین به ترانزیستورهای با توان بالا نیاز نداریم اما این منابع هارمونیک‌های مختلف و یا به عبارتی دیگر نویز ایجاد می‌کنند. این مدارها برای کارهای قدرتی خوب است ولی در مدارهای الکتریکی از آنها استفاده نمی‌شود.

iran-ieee.com